1、一、選擇題1、 完整的計算機系統應包括 運算器、存儲器、控制器。一個完整的計算系統應該是:硬件系統和軟件系統,硬件系統應該包括運算器,控制器,存儲器,輸入設備和輸出設備,軟件系統包括系統軟件和應用軟件.而你給的答案中B和D是可以排除的,也就是不能選,A和C兩個中A的可能性最大,答案只能選A.3、 馮. 諾依曼計算機工作方式的基本特點是 按地址訪問并順序執行指令。4、 移碼 表示法主要用于表示浮點數中的階碼。5、 動態RAM的刷新是以 行 為單位的。8、 在定點運算器中產生溢出的原因是 運算的結果的超出了機器的表示范圍。10、 在指令的地址字段中，直接指出操作數本身的尋址方式，稱為 立即尋址。1

2、1、 目前的計算機，從原理上講 指令和數據都以二進制形式存放。13、 計算機問世至今，新型機器不斷推陳出新，不管怎樣更新，依然保有“存儲程序”的概念，最早提出這種概念的是 馮. 諾依曼。16、 在CPU中，跟蹤后繼指令地址的寄存器是 程序計數器。20、系統總線中地址總線的作用是 用于選擇指定的存儲單元或外設。 21、 計算機中的主機包含 運算器、控制器、存儲器。23、 原碼一位乘運算，乘積的符號位由兩個操作數的符號進行 異或運算。24、 對于真值“0”表示形式唯一的機器數是 移碼和補碼。25、 若X補=0.0100110，則X反= 0.0100110。-x為正數26、在CPU中，存放當前執行指

3、令的寄存器是 指令寄存器。保存當前正在執行的指令的寄存器稱為（指令寄存器）。指示當前正在執行的指令地址的寄存器稱為（程序計數器或指令計數器）。27、 下列編碼中通常用作字符編碼的是 ASCII碼。ASCIIASCII（American Standard Code for Information Interchange，美國信息互換標準代碼）是基于拉丁字母的一套電腦編碼系統。它主要用于顯示現代英語和其他西歐語言。它是現今最通用的單字節編碼系統，并等同于國際標準ISO/IEC 646。28、 在下列存儲器中，半導體存儲器 可以作為主存儲器。 30、在CPU中跟蹤指令后繼地址的寄存器是 PC。 31

4、、 EPROM是指 光擦除可編程的只讀存儲器。EPROM（Erasable Programmable Read-Only Memory，可擦除可編程ROM）芯片可重復擦除和寫入，解決了PROM芯片只能寫入一次的弊端。EPROM芯片有一個很明顯的特征，在其正面的陶瓷封裝上，開有一個玻璃窗口，透過該窗口，可以看到其內部的集成電路，紫外線透過該孔照射內部芯片就可以擦除其內的數據，完成芯片擦除的操作要用到EPROM擦除器。EPROM內資料的寫入要用專用的編程器，并且往芯片中寫內容時必須要加一定的編程電壓（VPP=1224V，隨不同的芯片型號而定）。EPROM的型號是以27開頭的，如27C020(8*2

5、56K)是一片2M Bits容量的EPROM芯片。EPROM芯片在寫入資料后，還要以不透光的貼紙或膠布把窗口封住，以免受到周圍的紫外線照射而使資料受損。 EPROM芯片在空白狀態時（用紫外光線擦除后），內部的每一個存儲單元的數據都為1（高電平）。33、CPU主要包括 控制器、運算器（不含主存）。36、存儲器是計算機系統的記憶設備，主要用于 存放程序和數據。37、在計算機中，普遍采用的字符編碼是 ASC碼。39、設變址寄存器為X，形式地址為D，（X）表示寄存器X的內容，這種尋址方式的有效地址為 EA=(X)+D。41、微程序存放在 控制存儲器。CPU內部有一個控制存儲器,里面存放著各種程序指令對

6、應的微程序段.當CPU執行一句程序指令里,會從控制存儲器里取一段與該程序指令對應的微程序解釋執行,從而完成該程序語句的功能.45、存儲單元是指 存放一個機器字的所有存儲元。46、下列有關運算器的描述中，既做算術運算，又做邏輯運算 是正確的。指令周期指令周期是執行一條指令所需要的時間，一般由若干個機器周期組成，是從取指令、分析指令到執行完所需的全部時間。CPU從內存取出一條指令并執行這條指令的時間總和。 指令不同，所需的機器周期數也不同。對于一些簡單的的單字節指令，在取指令周期中，指令取出到指令寄存器后，立即譯碼執行，不再需要其它的機器周期。對于一些比較復雜的指令，例如轉移指令、乘法指令，則需要

7、兩個或者兩個以上的機器周期。 從指令的執行速度看，單字節和雙字節指令一般為單機器周期和雙機器周期，三字節指令都是雙機器周期，只有乘、除指令占用4個機器周期。 因此在進行編程時，在完成相同工作的情況下，選用占用機器周期少的命令會提高程序的執行速率，尤其是在編寫大型程序程序的時候，其效果更加明顯！47、 寄存器間接尋址方式中，操作數處在 主存單元。50、指令周期是指 CPU從主存取出一條指令加上執行這條指令的時間55、 在定點二進制運算器中，減法運算一般通過 補碼運算的二進制加法器 來實現。 舉例說明：減法5-3相當于加法 5+（-3）被加數5的二進制代碼為 0000 0101加數-3的二進制代碼

8、為 1000 0011-3的二進制反碼為 1111 1100-3的二進制補碼為 1111 1101即 5-3 相當于5+（-3）=0000 0101+1111 1101=0000 0010=2其中最高位為0表示正數 最高數為1表示負數，正數的補碼為其本身，負數的補碼為取反加1由此可見 減法相當于補碼運算的二進制加法器57、 單地址指令中為了完成兩個數的算術運算，除地址碼指明的一個操作數外，另一個數常需采用 隱含尋址方式。58、 用于對某個寄存器中操作數的尋址方式稱為 寄存器直接 尋址。59、 運算器雖有許多部件組成，但核心部分是 算術邏輯運算單元。71、 采用DMA方式傳送數據時，每傳送一個數

9、據就要占用CPU 一個存儲周期 的時間。73、 中斷響應時，保存PC并更新PC的內容，主要是為了 能進入中斷處理程字并能正確返回原程序。79、在計算機硬件系統中，在指令的操作數字段中所表示的內存地址被稱為 形式地址。81、 Cache是 為提高存儲系統的速度。82、計算機中，執行部件根據控制部件的命令所作的不可再分的操作稱為 微命令。83、對組合邏輯的控制器，指令不同的執行步驟是用 節拍發生器 給出的85、 指令的尋址方式有順序和跳躍兩種方式，采用跳躍尋址方式，可以實現 程序的條件轉移或無條件轉移。95、 PROM是指 可編程的只讀存儲器。二、填空題2、DMA方式中，周期竊取是指竊取一個 存儲

10、周期。 3、計算機系統總線根據傳送的信息不同，可分為 地址總線，控制總線，數據總線。5、指令格式通常由 操作碼 字段和 地址碼 字段組成。6、動態半導體存儲器的刷新一般有 集中刷新、分散刷新、異步刷新 三種方式，之所以要刷新是因為 動態存儲器依靠電容電荷存儲信息，時間一長，電荷可能泄放。10、主存和Cache的地址映射方法有很多，常用的有 全相聯映射、直接相聯映射 和 組相聯映射 三種，其中靈活性最強的是 全相聯映射，成本最高的是 全相聯映射。12、Cache中數據塊常用的替換算法有 先進先出（FIFO）和 最近最少使用（LRU） 兩種。13、按照總線仲裁電路的位置不同，可分為 集中式 仲裁和

11、 分布式 仲裁。14、寄存器直接尋址操作數在 寄存器 中；寄存器間接尋址操作數在 主存 中。17、RISC的中文含義是 精簡指令集計算機 ，CISC的中文含義是 復雜指令系統計算機。RISC（reduced instruction set computer，精簡指令集計算機）CISC（Complex Instruction Set Computer，復雜指令系統計算機）18、計算機軟件一般分為兩大類：一類叫 系統軟件，另一類叫 應用軟件，操作系統屬于 系統軟件 類。19、目前主流的CPU包括 運算器、控制器 和Cache.20、主存儲器容量通常以KB表示，其中K= 2的10次方 ；硬盤容量通常

12、以GB表示，其中G= 2的30次方 。21、存儲器和CPU連接時，要完成 地址線 的連接；數據線 的連接和 控制線 的連接，方能正常工作。23、常見的集中式總線控制方式有 鏈式查詢、計數器定時查詢 和 獨立請求 三種，其中 鏈式查詢 對電路故障最敏感。 25、存儲器的技術指標有 存儲容量 和 存取時間。27、一個定點數由 符號位 和 數值域 兩部分組成。29、運算器的兩個主要功能是：算術運算，邏輯運算。30、完整的計算機系統包括 硬件，軟件 ；在計算機中用二進制的理由是 便于實現。31、直接內存訪問（DMA）方式中，DMA控制器從CPU完全接管對 總線 的控制，數據交換不經過CPU,而直接在內

13、存和 I/O設備 之間進行。32、外圍設備主要可以分為 輸入設備 和 輸出設備 。外圍設備計算機系統中除主機外的其他設備。包括輸入和輸出設備、外存儲器、模數轉換器、數模轉換器、外圍處理機等。是計算機與外界進行通信的工具。 例如打印機、磁盤驅動器或鍵盤。33、CPU能直接訪問 cache 和 主存 ，但不能直接訪問磁盤和光盤。35、為了解決多個 主設備 同時競爭總線 控制權，必須具有 總線仲裁部件 部件。 36、在計算機系統中，多個系統部件之間信息傳送的公共通路稱為 總線 。就其所傳送信息的性質而言，在公共通路上傳送的信息包括數據、地址 、控制 信息。37、指令操作碼字段表征指令的 操作特性與功

14、能 ，而地址碼字段指示 參與操作的操作數的地址。38、CPU中，保存當前正在執行的指令的寄存器為 指令寄存器IR，保存當前正在執行的指令的地址的寄存器為 程序計數器PC，保存CPU訪存地址的寄存器為 內存地址寄存器MAR。39、DMA技術的出現使得 外圍設備 可以通過 DMA控制器 直接訪問 內存；與此同時，CPU可以繼續執行其它任務。40、一個浮點數由 尾數 和 階碼 兩部分組成。三、問答題3、CPU中有哪些主要寄存器？簡述這些寄存器的功能（至少5個）。 3. 解：(1)指令寄存器（IR）：用來保存當前正在執行的一條指令。(2)程序計數器（PC）：用來確定下一條指令的地址。(3)地址寄存器（

15、AR）：用來保存當前CPU所訪問的內存單元的地址。(4)緩沖寄存器（DR）： <1>作為CPU和內存、外部設備之間信息傳送的中轉站。 <2>補償CPU和內存、外圍設備之間在操作速度上的差別 <3>在單累加器結構的運算器中，緩沖寄存器還可兼作為 操作數寄存器。(5)通用寄存器（AC）：當運算器的算術邏輯單元（ALU）執行全部算術和邏輯運算時，為ALU提供一個工作區。(6)狀態條件寄存器：保存由算術指令和邏輯指令運行或測試的結果建立的各種條 件碼內容。除此之外，還保存中斷和系統工作狀態等信息， 以便使CPU和系統能及時了解機器運行狀態和程序運行狀態。5、在寄存器

16、寄存器型，寄存器存儲器型和存儲器存儲器型三類指令中，哪類指令的執行時間最長？哪類指令的執行時間最短？為什么？5. 寄存器-寄存器型執行速度最快,存儲器-存儲器型執行速度最慢。因為前者操作數在寄存器中，后者操作數在存儲器中，而訪問一次存儲器所需的時間一般比訪問一次寄存器所需時間長。7、說明計算機存儲系統的層次結構。 8、中斷處理過程包括哪些操作步驟？ 8解：中斷處理過程如下：（1）設備提出中斷請求（2）當一條指令執行結束時CPU響應中斷（3）CPU設置“中斷屏蔽”標志，不再響應其它中斷請求（4）保存程序斷點（PC）（5）硬件識別中斷源（轉移到中斷服務子程序入口地址）（6）用軟件方法保存CPU現場

17、（7）為設備服務（8）恢復CPU現場 （9）“中斷屏蔽”標志復位，以便接收其它設備中斷請求（10）返回主程序9、指令和數據均存放在內存中，計算機如何從時間和空間上區分它們是指令還是數據。 9.計算機可以從時間和空間兩方面來區分指令和數據，在時間上，取指周期從內存中取出的是指令，而執行周期從內存取出或往內存中寫入的是數據，在空間上，從內存中取出指令送控制器，而執行周期從內存從取的數據送運算器、往內存寫入的數據也是來自于運算器。 10、說明總線結構對計算機系統性能的影響。 10解：（1）最大存儲容量單總線系統中，最大內存容量必須小于由計算機字長所決定的可能的地址總線。雙總線系統中，存儲容量不會受到

18、外圍設備數量的影響（2）指令系統雙總線系統，必須有專門的I/O指令系統單總線系統，訪問內存和I/O使用相同指令（3）吞吐量總線數量越多，吞吐能力越大16、簡要描述外設進行DMA操作的過程及DMA方式的主要優點。16. （1）外設發出DMA請求；（2）CPU響應請求，DMA控制器從CPU接管總線的控制；（3）由DMA控制器執行數據傳送操作；（4）向CPU報告DMA操作結束。主要優點是數據數據速度快17、試比較RAM和ROM，以及靜態RAM和動態RAM？ 書 p8725、解釋概念：Cache高速緩沖存儲器，SRAM，DRAM，ROM，PROM ROM：只讀存儲器隨機存儲器(RAM)隨機存儲器分為靜

19、態與動態：靜態隨機存儲器 (SRAM)動態隨機存儲器（DRAM）可編程只讀存儲器（PROM）可擦可編程序只讀存儲器（EPROM）可擦可編程只讀存儲器（EEPROM）26、什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新：對DRAM定期進行的全部重寫過程；刷新原因：因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作；常用的刷新方法有三種：集中式、分散式、異步式。集中式：在最大刷新間隔時間內，集中安排一段時間進行刷新，存在CPU訪存死時間。分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間。異步式：是集中式和分散式的折衷。33、解釋概念：PC、IR、

20、MAR、MDR、ACC、 CU、ALU、存儲單元、存儲元件、存儲字長、機器字長 程序計數器PC用來存放指令地址指令寄存器IR程序狀態字寄存器PSWR主存數據寄存器MDR(Memory Data Register)主存地址寄存器MAR（Memory Address Register）累加器ACC（Accumulator）CB控制總線CU控制單元DB數據總線CS片選信號算術邏輯單元 (Arithmetic Logic Unit, ALU)中央處理器（英文Central Processing Unit，CPU）存儲單元存儲單元一般應具有存儲數據和讀寫數據的功能，一般以8位二進制作為一個存儲單元，也就

21、是一個字節。每個單元有一個地址，是一個整數編碼，可以表示為二進制整數。程序中的變量和主存儲器的存儲單元相對應。變量的名字對應著存儲單元的地址，變量內容對應著單元所存儲的數據。存儲元件計算機中主存儲器包括存儲體M，各種邏輯部件及控制電路等，存儲體由許多存儲單元組成，每個存儲單元又包含若干個存儲元件，每個存儲元件能寄存一位二進制代碼“0”或“1”，存儲元件又稱為存儲基元、存儲元。一個存儲單元存儲一串二進制代碼（存儲字），這串二進制代碼的位數稱為存儲字長，存儲字長可以是8位、16位、32位等，如果把一個存儲體看做是一幢大樓，存儲單元看做是大樓里的每個房間，那么每個存儲元件就可以看做是每間房間里的一張

22、床位，床位有人相當于“1”，無人相當于“0”，每間房間里的床的位數就相當于存儲字長，而房間的編號可看做是存儲單元的地址號。存儲字長：       一個存儲單元存儲一串二進制代碼（存儲字），這串二進制代碼的位數稱為存儲字長，存儲字長可以是8位、16位、32位等。 早期計算機的存儲字長一般和機器的指令字長與數據字長相等，故訪問一次主存便可取一條指令或一個數據。隨著計算機的應用范圍的不斷擴大，解題精度的不斷提高，往往要求指令字長是可變的，數據字長也要求可變。為了適應指令和數據字長的可變性，其長度不由存儲字長來確定，而且字節的個數來表示。1個

23、字節（Byte)被定義為由8位（Bit）二進制代碼組成。機器字長機器字長是指計算機進行一次整數運算所能處理的二進制數據的位數（整數運算即定點整數運算）。機器字長也就是運算器進行定點數運算的字長，通常也是CPU內部數據通路的寬度。即字長越長，數的表示范圍也越大，精度也越高。機器的字長也會影響機器的運算速度。倘若CPU字長較短，又要運算位數較多的數據，那么需要經過兩次或多次的運算才能完成，這樣勢必影響整機的運行速度。 機器字長與主存儲器字長通常是相同的，但也可以不同。不同的情況下，一般是主存儲器字長小于機器字長，例如機器字長是32位，主存儲器字長可以是32位，也可以是16位，當然，兩者都會影響CP

24、U的工作效率。 機器字長對硬件的造價也有較大的影響。它將直接影響加法器（或ALU），數據總線以及存儲字長的位數。所以機器字長的確不能單從精度和數的表示范圍來考慮。41、試比較邏輯移位和算術移位。 解：邏輯移位和算術移位的區別：     邏輯移位是對邏輯數或無符號數進行的移位，其特點是不論左移還是右移，空出位均補0，移位時不考慮符號位。     算術移位是對帶符號數進行的移位操作，其關鍵規則是移位時符號位保持不變，空出位的補入值與數的正負、移位方向、采用的碼制等有關。補碼或反碼右移時具有符號延伸特性。左移時可能產生溢出錯誤，右移時可能丟失精度。49、什么是

25、總線？總線傳輸有何特點？為了減輕總線負載，總線上的部件應具備什么特點？ 答：P41.總線是一種能由多個部件分時共享的公共信息傳送線路。總線傳輸的特點是：某一時刻只允許有一個部件向總線發送信息，但多個部件可以同時從總線上接收相同的信息。為了減輕總線負載，總線上的部件應通過三態驅動緩沖電路與總線連通。65、什么是I/O接口，與端口有何區別?為什么要設置I/O接口？將I/O接口按數據傳送方式和控制方式分別進行分類？ 解：I/O接口一般指CPU和I/O設備間的連接部件，而端口是指I/O接口內CPU能夠訪問的寄存器，端口加上相應的控制邏輯即構成I/O接口。I/O接口分類方法很多，主要有：（1）按數據傳送

26、方式分有并行接口和串行接口兩種；（2）按數據傳送的控制方式分有程序控制接口、程序中斷接口、DMA接口三種66、一個容量為16K×32位的存儲器，其地址線和數據線的總和是多少？當選用下列不同規格的存儲芯片時，各需要多少片？1K×4位，2K×8位，4K×4位，16K×1位，4K×8位，8K×8位 解：地址線和數據線的總和 = 14 + 32 = 46根；選擇不同的芯片時，各需要的片數為：1K×4：（16K×32） / （1K×4） = 16×8 = 128片2K×8：（16K&#

27、215;32） / （2K×8） = 8×4 = 32片4K×4：（16K×32） / （4K×4） = 4×8 = 32片16K×1：（16K×32）/ （16K×1） = 1×32 = 32片4K×8：（16K×32）/ （4K×8） = 4×4 = 16片8K×8：（16K×32） / （8K×8） = 2×4 = 8片67、為什么要設置總線判優控制？常見的集中式總線控制有幾種？各有何特點？哪種方式響應時間最快

28、？哪種方式對電路故障最敏感？ 解：總線判優控制解決多個部件同時申請總線時的使用權分配問題；常見的集中式總線控制有三種：鏈式查詢、計數器查詢、獨立請求；特點：鏈式查詢方式連線簡單，易于擴充，對電路故障最敏感；計數器查詢方式優先級設置較靈活，對故障不敏感，連線及控制過程較復雜；獨立請求方式判優速度最快，但硬件器件用量大，連線多，成本較高。68、指令和數據都存于存儲器中，計算機如何從時間上和空間上區分它們？ 答：通常完成一條指令可分為取指階段和執行階段。在取指階段通過訪問存儲器可將指令取出；在執行階段通過訪問存儲器可將操作數取出。這樣，雖然指令和數據都為0、1代碼形式存在存儲器中，但CPU可以判斷出

29、在取指階段訪問存儲器取出的0、1代碼是指令；在執行階段訪存取出的0、1代碼是數據。例如，完成ADD M指令需兩次訪存：第一次訪存是取指階段，CPU根據PC給出的地址取出指令；第二次訪存是執行階段，CPU根據IR的指令中M給出的地址取出操作數。可見，CPU就是根據取指階段和執行階段的訪存性質不同來區分指令和數據的。73、設有一個具有20位地址和32位字長的存儲器，問：(1)該存儲器能存儲多少個字節的信息？(2)如果存儲器由512k×8位的RAM 芯片組成，需多少片？(3)需多少位地址作芯片選擇？計算部分 2、 機器字長32位，其存儲容量為4MB，若按字編址，它的尋址范圍是 1M。容量是

30、4MB，字長32位時，容量就等于1M字。按字編址的尋址范圍是：00000FFFFFH。32、 機器字長64位，其存儲容量為8MB，若按字編址，它的尋址范圍是_。A、1MB、1MBC、4MD、4MB42、 機器字長16位，其存儲容量為8MB，若按字編址，它的尋址范圍是_。A、1MB、1MBC、4MD、4MB52、 機器字長64位，其存儲容量為64MB，若按字編址，它的尋址范圍是_。A、 8M B、 8MB C、 16M D、 16MB62、 機器字長32位，其存儲容量為64MB，若按字編址，它的尋址范圍是_。A、 8M B、 8MB C、 16M D、 16MB72、 機器字長128位，其存儲容

31、量為128MB，若按字編址，它的尋址范圍是_。A、 2048M B、 2048MB C、 1024M D、 1024MB9、（2000）10化成十六進制數是 （7D0）16。22、 (2001)10化成十六進制數是（7D1）16。34、 某一RAM芯片，其容量為512×8位，考慮電源端和接地端，該芯片引出線的最小數目應為_。A、21 B、522 C、17 D、1944、 某一RAM芯片，其容量為128×16位，考慮電源端和接地端，該芯片引出線的最小數目應為_。A、25 B、23 C、27 D、2470、某一RAM芯片，其容量為64×8位，考慮電源端和接地端，該芯片

32、引出線的最小數目應為_。A、16 B、20 C、17 D、1948、 定點32位字長的字，采用補碼形式表示時，一個字所能表示的整數范圍是_。A、-231231-1 B、-231-1231-1 C、-231+1231 D、-23123188、 定點64位字長的字，采用補碼形式表示時，一個字所能表示的整數范圍是_。A、-263263-1 B、-263-1263-1 C、-263+1263 D、-26326319、某存儲器容量為64K×32位，則 地址線為16根，數據線為32根。 63、某存儲器容量為128K×64位，則 地址線為17根，數據線為64根。 100、某存儲器容量為4

33、K×16位，則 地址線為12根，數據線為16根。 49、 某主存儲器按字節編址，地址線數目為16，這個存儲器的容量為64K×8位.74、 某主存儲器按字節編址，地址線數目為32，這個存儲器的容量為 4G×8位.60、已知X<0且X原 = X0.X1X2Xn，則X反可通過_求得。A、X原各位求反，末位加1 B、X0外各位求反C、X0外各位求反末位加1 D、X原求反90、已知X<0且X原 = X0.X1X2Xn，則X補可通過_求得。A、X原各位求反，末位加1 B、X反求補 C、X0除外外各位求反末位加1 D、X原求反54、 若X補=1,X1X2X6，其中X

34、i取0或1，若要求X>-16，則應滿足條件_。A、X1X2為0，其他各位任意 B、X1X2為1，其他各位任意C、X1X2為1，X3X6中至少有一位為1 D、X1X2為0，X3X6中至少有一位為164、若X補=1,X1X2X6，其中Xi取0或1，若要求X>-8，則應滿足條件_。A、X1X2X3為0，其他各位任意 B、X1X2X3為1，其他各位任意 C、X1X2X3為1，X4X6中至少有一位為1 D、X1X2X3為0，X4X6中至少有一位為194、 若X補=1,X1X2X6，其中Xi取0或1，若要求X>-32，則應滿足條件_。A、X1為0，其他各位任意 B、X1為1，其他各位任意

35、 C、X1為1，X2X6中至少有一位為1 D、X1為0，X2X6中至少有一位為11、某機器數位，若它代表-127，則該機器數為_形式，若代表-128，該機器數又為_形式。22、某機器數位，若它代表-0，則該機器數為_形式，若代表-128，該機器數又為_形式。4、欲組成一個64K×16位的存儲器，當分別選用2K×4位、4K×8位兩種不同規格的芯片進行擴充，各需_和_片。16、欲組成一個16K×16位的存儲器，當分別選用2K×4位、4K×8位兩種不同規格的芯片進行擴充，各需_和_片。4、求十進制數-113的原碼表示，反碼表示，補碼表示和移

36、碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 4.原碼 反碼 補碼 移碼 0000111112、求十進制數-97的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 20、求十進制數-33的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 28、求十進制數+88的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 40、求十進制數+99的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 48、求十進制數-94

37、的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 50、求十進制數-101的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。 71、求十進制數-128的原碼表示，反碼表示，補碼表示和移碼表示（用8位二進制表示，并設最高位為符號位，真值為7位）。27、設總線的時鐘頻率為8MHZ，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送16位數據，試問總線的帶寬是多少？ 解：由于：f=8MHz,T=1/f=1/8M秒，一個總線周期等于一個時鐘周期所以：總線帶寬=16/（1/8M） = 128Mbps34、試述

38、總線帶寬的概念。設總線的時鐘頻率為16MHZ，一個總線周期等于一個時鐘周期。如果一個總線周期中并行傳送32位數據，試問總線的帶寬是多少？ 58、設總線的時鐘頻率為64MHZ，一個總線周期等于4個時鐘周期。如果一個總線周期中并行傳送8位數據，試問總線的帶寬是多少？ 29、寫出1100、1101對應的漢明碼(按配偶原則)。 37、寫出1110、1111對應的漢明碼(按配偶原則)。 17. 寫出1100、1101、1110、1111對應的漢明碼。解：有效信息均為n=4位，假設有效信息用b4b3b2b1表示校驗位位數k=3位，（2k>=n+k+1）設校驗位分別為c1、c2、c3，則漢明碼共4+3

39、=7位，即：c1c2b4c3b3b2b1校驗位在漢明碼中分別處于第1、2、4位c1=b4b3b1c2=b4b2b1c3=b3b2b1當有效信息為1100時，c3c2c1=110,漢明碼為0111100。當有效信息為1101時，c3c2c1=001,漢明碼為1010101。當有效信息為1110時，c3c2c1=000,漢明碼為0010110。當有效信息為1111時，c3c2c1=111,漢明碼為1111111。51、已經接收到下列漢明碼，分別寫出它們所對應的欲傳送代碼。 （1）1101001（按偶性配置），（2）0011001（按奇性配置）78、已經接收到下列漢明碼，分別寫出它們所對應的欲傳送代

40、碼。（1）1100000（按偶性配置），（2）1100010（按偶性配置）19. 已經接收到下列漢明碼，分別寫出它們所對應的欲傳送代碼。（1）1100000（按偶性配置）（2）1100010（按偶性配置）（3）1101001（按偶性配置）（4）0011001（按奇性配置）（5）1000000（按奇性配置）（6）1110001（按奇性配置）解：（一）假設接收到的漢明碼為C1C2B4C3B3B2B1，按偶性配置則：P1=C1B4B3B1P2=C2B4B2B1P3=C3B3B1（1）如接收到的漢明碼為1100000，P1=1000=1P2=1000=1P3=000=0P3P2P1=011，第3位出錯

41、，可糾正為1110000，故欲傳送的信息為1000。（2）如接收到的漢明碼為1100010，P1=1000=1P2=1010=0P3=000=0P3P2P1=001，第1位出錯，可糾正為0100010，故欲傳送的信息為0010。（3）如接收到的漢明碼為1101001，P1=1001=0P2=1001=0P3=101=0P3P2P1=000，傳送無錯，故欲傳送的信息為0001。（二）假設接收到的漢明碼為C1C2B4C3B3B2B1，按奇性配置則：P1=C1B4B3B11P2=C2B4B2B11P3=C3B3B11（4）如接收到的漢明碼為0011001，P1=01011=1P2=01011=1P3

42、=1011=1P3P2P1=111，第7位出錯，可糾正為0011000，故欲傳送的信息為1000。（5）如接收到的漢明碼為1000000，P1=10001=0P2=01001=0P3=0001=1P3P2P1=100，第4位出錯，可糾正為1001000，故欲傳送的信息為0000。（6）如接收到的漢明碼為1110001，P1=11011=0P2=11011=0P3=0011=0P3P2P1=000，傳送無錯，故欲傳送的信息為1001。42、將下列數轉化成為規格化浮點數，格式：階碼6位（包括1位階符），尾數10位（包括1位數符），階碼用移碼表示，尾數用補碼表示。（1）+1111.1111；（2）-

43、0.000001111 55、將下列數轉化成為規格化浮點數，格式為：階碼6位（包括1位階符），尾數10位（包括1位數符）。（1）-10011.101011；（2）+0.0 64、將下列數轉化成為規格化浮點數，格式為：階碼6位（包括1位階符），尾數10位（包括1位數符）。（1）-10001.101000；（2）+0.000001 6、用16k×4位的RAM芯片構成16K×16位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 14、用16k×16位的SRAM芯片構成64K×16位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 22、用16

44、k×8位的SRAM芯片構成16K×32位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 30、用1k×4位的RAM芯片構成4K×8位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 38、用32k×64位的RAM芯片構成128K×128位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 46、用2k×8位的RAM芯片構成8K×16位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 56、用128k×8位的RAM芯片構成512K×8位的存儲器，分析需要多少片，并畫

45、出該存儲器的組成邏輯框圖。62、用16k×64位的RAM芯片構成64K×128位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。 70、用2k×4位的RAM芯片構成8K×8位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。80、用8k×8位的RAM芯片構成32K×16位的存儲器，分析需要多少片，并畫出該存儲器的組成邏輯框圖。61、在異步串行傳送系統中，字符格式為：1個起始位、16個數據位、1個校驗位、2個終止位。若要求每秒傳送120個字符，試述波特率和比特率的概念，并求傳送的波特率和比特率。 76、在異步串行傳送系統中

46、，字符格式為：1個起始位、8個數據位、1個校驗位、2個終止位。若要求每秒傳送120個字符，試求傳送的波特率和比特率。解：一幀包含：1+8+1+2=12位故波特率為：（1+8+1+2）*120=1440bps比特率為：8*120=960bps54、設主存容量為512K字，Cache容量為4K字，塊長為8。（1）設計Cache地址格式，Cache中可裝入多少塊數據？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯映射方式下，設計主存地址格式。（4）在全相聯映射方式下，設計主存地址格式。 72、設主存容量為2M字，Cache容量為16K字，塊長為4。（1）設計Cache地址格式，Cach

47、e中可裝入多少塊數據？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯映射方式下，設計主存地址格式。（4）在全相聯映射方式下，設計主存地址格式。79、設主存容量為256K字，Cache容量為2K字，塊長為4。（1）設計Cache地址格式，Cache中可裝入多少塊數據？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯映射方式下，設計主存地址格式。（4）在全相聯映射方式下，設計主存地址格式。解：（1）Cache容量為2K字，塊長為4，Cache共有2K/4=211/22=29=512塊，Cache字地址9位，字塊內地址為2位 因此，Cache地址格式設計如下：Cache字塊地址（9位）字塊內地址（2位）（2）主存容量為256K字=218字，主存地址共18位，共分256K/4=216塊，主存字塊標記為18-9-2=7位。 直接映射方式下主存地址格式如下：主存字塊標記（7位）Cache字塊地址（9位）字塊內地址（2位） （3）根據四路組相聯的條