1、第五章 半導體存儲器和高速緩沖存儲器 速度、容量和價格是存儲器設計的三要素，他們又是互相矛盾的，如何設計高速度、大容量的存儲器？ Cache的作用是什么？Cache和主存的關系是什么？ Pentium計算機的存儲器系統和8086的存儲器系統有什么差別？ 5.1 存儲系統概述 5.2 存儲器部件的組成與連接 5.3 微機系統中的高速緩沖存儲器 5.1.1 半導體存儲器的分類半導體存儲器的分類 5.1.2 存儲器的主要技術指標存儲器的主要技術指標 半導體存儲器的主要技術指標包括： 存儲容量 存取速度 功耗 5.2.1 靜態靜態RAM 5.2.2 動態動態RAM SRAM的基本存儲單元及其電路結構

2、DRAM的基本存儲單元和電路結構 5.3.1 EPROM 5.3.2 EEPROM EPROM的基本結構 當前EEPROM有兩類產品。 一類是并行傳送數據，稱并行EEPROM；這類芯片具有較高的傳送速率，如Intel的2817A（2K8位）； 另一類是串行傳送數據，稱串行EEPROM；這類芯片只用少數幾個引腳來傳送地址和數據，使引腳數、芯片體積和功耗大為減少，如AT24C16（2K8位）。AT24C16只有8個引腳，支持C串行接口。 5.4.1 16位微機的內存組織 5.4.2 32位微機的內存組織 5.4.3 半導體存儲器與CPU的連接 8086的地址總線寬度是20位，最大可尋址1MB主存儲

3、器空間，起始地址為00000H，末尾地址為FFFFFH。由兩個512KB的存儲體組成，一個為奇地址存儲體，與其數據線與數據總線的高8位相連，所以也稱為高字節存儲體；另一個為偶地址存儲體，因為其數據線與數據總線的低8位相連，所以也叫低字節存儲體。兩個存儲體均和地址線A19A1相連 。 32位微機系統的內存組織體系是在16位微機系統基礎上擴展來的。32位地址總線可尋址4GB的物理地址空間，地址范圍為0FFFFFFFFH，分為4個存儲體，每個為1GB。4個存儲體均與32位數據總線相連，也均與地址線A31A2相連。字節允許信號則作為存儲體選擇信號分別連接1個存儲體，當某個字節允許信號為有效電平時，便選

4、中對應的存儲體。 1. SRAM和EPROM芯片與CPU的連接 2. 存儲芯片與CPU的配合芯片 A19A15 A14A12 A11A0 一個可用地址范圍(1) xx10 x 0 0 0 全0全1 20000H20FFFH(2) xx10 x 0 0 1 全0全1 21000H21FFFH(3) xx10 x 0 1 0 全0全1 22000H22FFFH(4) xx10 x 0 1 1 全0全1 23000H23FFFH 5.5.1 Cache概述 5.5.2 Cache的組織方式 5.5.3 Cache的數據更新方法 隨著計算機技術的高速發展，CPU在一個周期內執行的指令條數越來越多，而這

5、些指令和執行指令所需數據都要從主存儲器中取得，但主存一般都是采用DRAM實現，其存取周期相對較長，因此主存儲器的存取速度與CPU對主存儲器的存取速度要求的差距很大，這樣，會降低CPU的工作效率。為了緩解以上矛盾，32位微型機系統普遍采用了高速緩存即Cache技術。 按照主存和Cache之間的映像關系，Cache有三種組織方式。即： 全相聯方式（fully associative）。 直接映像方式（direct mapped）。 組相聯方式（set associative）。 在Cache系統中，同樣一個數據可能既存在于Cache中，也存在于主存中。這樣，當數據更新時，可能前者已更新，而后者未更新，這樣就會造成數據丟失。另外，在有DMA控制器的系統和多處理器系統中，有多個部件可訪問主存，這時，可能每個DMA部件和處理器配一個Cache，因此，主存的一個塊可能對應于多個Cache中的各一個塊，于是，就會產生主存中的數據被某個總線主部件更新過，而某個Cache中的內容未更新，這種情況造成Cache中數據過時。不管是數據丟失還是數據過時，都導致主存和Cache的數據不一致。 對于數據丟失問題，有如下三個解決方法。 通寫式（write through） 緩沖通寫式（buff