1、CCD驅動電路設計的新方法劉光昌陳欣黃亮(暨南大學,廣州510632摘要:本文詳述了以往設計CCD驅動電路的三種方案,分析了各自的優缺點,并提出了一種新的設計方法。采用這種設計方法,電路簡單,易實現。給出了用這種方法對TCD1200D驅動電路的具體設計實例。關鍵詞:電荷耦合器件驅動電路單片機可編程門陣列中圖法分類號:TN786;TP368.1A new method for design of CCD driving circuitL IU Guangchang CHEN Xin HUAN G Liang(Jinan U niversity,G u angzhou510632,CHNAbstr

2、act:Three schemes for previous design of CCD driving circuit are discussed in detail,followed by analysis of their advantages and disadvantages.A new design method with simple and easy implementation is proposed.A practical design of TCD1200Ddriving circuit using this method is given as an example.K

3、 eyw ords:CCD,Driving Circuit,Monolithic Microcomputer,G AL1引言CCD由于其高精度、高分辨率、性能穩定、功耗低、壽命長以及具有自掃描功能等特點,已廣泛用于攝像機、復印機、圖文傳真、文字、圖像識別、自動精密測量等方面。近十年來,CCD像感應器的各項性能指標越來越高,價格大幅度下降,成為現代光電子學和現代測試技術中最活躍、最富有成果的新興領域之一。但是,由于CCD賴以正常工作的各驅動信號的產生電路較復雜,其成品價格往往與CCD芯片的在同一個數量級,這極大地影響著CCD器件的進一步推廣,同時也激起了不少科技工作者的研究熱情。2理論分析從已發

4、表的研究成果看,設計CCD驅動電路大致有三種方法:CCD產品說明書或經典著作1提供的驅動電路圖及早期實際使用的驅動電路幾乎全都是由普通數字電路芯片實現的。它由主振、交迭脈沖產生、分頻、譯碼以及驅動等部分構成。CCD芯片的早期產品,由于需要復雜的三相或四相交迭脈沖,一般整個驅動電路需20個左右芯片,體積較大、成本高、設計也復1996-11-15收稿;1997-05-16定稿雜。不少研究者仔細研究了CCD產品說明書提供的典型波形和說明,在對CCD工作影響不大的前提下,修改脈沖波形以簡化電路設計,僅在一定程度上減少了芯片數量,但這往往需要相當高的專業知識。第二個方案是用EPROM來產生CCD 所需波

5、形2。在CCD的一行周期中含有多個(一般以千計移位時鐘。在一個移位時鐘中各路信號在不同的時刻發生變化,設計者將移位時鐘周期劃分成若干個等時間間隔,稱為狀態,時鐘波形電平變化發生在一定狀態變化時刻,這樣一行就被分為上萬個狀態,各路信號或1或0,構成一個狀態的數據,依次裝到可擦除只讀存貯器EPROM中,只要等時間間隔地依次輸出這些數據就形成CCD所需的各路波形。這一方案的設計思想十分顯然,不論對何種型號的CCD,其硬件結構幾乎不需要變化。只需按CCD的典型驅動波形圖,將E2 PROM輸出數據與CCD信號相對應,以及將波形化成狀態數據就可以了,設計起來十分簡單。這種設計方法所需EPROM一般在16k

6、 字節或以上。由主振電路經計數器形成地址信號送給EPROM,其數據輸出經驅動送CCD對應管腳。電路中比較復雜,需要考慮的主要有兩點:(1因為EPROM需地址信號14位或以上,不存在這么多位的同步計數器,如果用多片同步計數器串聯,也就不會同步了;如用異步計數器,由于各位地址信號之間會有延遲從而使得EPROM輸出數據有“毛刺”。這要在計數器與EPROM地址腳間加電路以使地址信號同時到達EPROM或者在EPROM數據腳后加鎖存器,使得只有地址穩定后才鎖存輸出數據;(2假定某CCD一行的狀態數只略大于8k,設計上要使用16k存貯器。一種方法是人為地增加一行中的移位周期數以便將“數據”填滿16k字節,每

7、16k之后自動復位,但這樣會拖長一行的掃描時間。另一種方法是加一些電路使一行數據正常結束時即在8k后的某個地址時強制復位。采用這種方案形成的驅動電路所需芯片在10片左右。第三種方案是用單片機輸出驅動波形3。由于絕大多數CCD應用系統都含有單片機,這使有關CCD應用系統開發者十分自然地考慮用單片機的并行鎖存輸出口輸出所需的驅動脈沖信號,再經驅動芯片接到CCD 對應管腳上。這一方案與EPROM方案有些相似,E2 PROM方案每改變地址就輸出新的狀態數據,而此方案是用單片機的口輸出指令改變輸出數據。這一方案的電路極其簡單,只需單片機加驅動芯片,而且只是部分地占用了單片機的硬、軟件資源,單片機同時還用

8、于應用系統的其它工作。但是,這種方法產生的移位脈沖頻率一般難以超過200kHz。例如假定所使用單片機機器周期為1s,且假定一個移位周期含8個狀態,那么即使是全部采用單機器周期改變口輸出數據,移位脈沖頻率也只能達到125kHz。此外,由于一個狀態變到另一個狀態往往不只一位信號變化,即是說不能只用CL R 或SET等位操作指令,而還要采用INC, DEC等能引起兩位或更多位變化的指令,這就需要精心安排單片機輸出的哪一位對應哪一路驅動信號,甚至在單片機輸出位間插上無效輸出位(即該位信號不送往任何CCD管腳,然后再合理選用有關指令,特別是需要充分使用單片機的單機器周期的口輸出指令。這樣在設計上顯然比E

9、PROM方案要復雜。這一方案對于CCD的一些簡單應用系統可能是適合的。但是,單片機花在形成驅232半導體光電1997年8月動波形上是“太累了”,單片機執行的指令大部分是用于產生這些驅動波形,只在兩行間過渡段對各路輸出凍結一段時間,趕忙做點對CCD視頻輸出進行處理等工作。近年來,新型號的CCD芯片不斷涌現,像元數增多,驅動脈沖頻率增高,性能越來越好;大多數在片內還集成了交迭脈沖發生電路,片外驅動也只需TTL電平,給CCD驅動器的設計和制作帶來了很大方便。例如天津大學為新一代的線陣芯片TCD1200D設計的驅動電路由一只晶振及五個數字芯片構成。在這種情況下,前述第三種方案由于所形成的移位頻率不可能

10、太高而不適于頻率較高的新CCD芯片;而第二種方案,除了保留設計簡單的優點外,由于新型芯片像元數多,需要大容量的EPROM,其電路的芯片數、體積、耗電、成本等都沒有什么吸引人之處了。天津大學只用幾只數字電路芯片就形成了一個實用的CCD驅動電路,他們是在對廠家提供的典型波形作了一些修改(特別是F SH信號后實現的,這需要相當的專業知識。當然,這已經夠使人們振奮的了,我們仔細觀察、研究了天津大學的電路及其波形,設計的難點主要是F SH,于是一種新的設計思路產生了:用可編程器件形成CCD所需的F1,F2,F R等周期性脈沖信號,而每當一行結束時由單片機送出F SH信號,這樣可大大簡化驅動電路的設計。3

11、實驗圖1是用新設計方法設計的TCD1200D 驅動波形圖。TCD1200D含2160個有效像元,有效像元前后各有64及12個啞單元,所以每行大于等于2236個F R周期即可,圖1中所標數字單位為微秒。圖1中F1,F2是移位脈沖,F R是復位脈沖,F SH是行同步脈沖。這是該芯片所需的四路信號。圖1中Q是為形成行同步脈沖而特意由數字電路形成的一個周期脈沖信號。圖1用新方法設計的TCD1200D驅動波形圖Fig.1TCD1200D driving waveform designedwith the new method整個驅動電路由一片單片機(A T89C2051與兩片G AL16V8構成。G A

12、L的邏輯設計如下:Q0:=Q0Q1:=Q1Q0+Q1Q0Q2:=Q2Q1Q0+Q2Q1+Q2Q0Q3:=Q3Q2Q1Q0+Q3Q2+Q3Q1+Q3Q0Q4:=Q4Q3Q2Q1Q0+Q4Q3+Q4Q2+Q4Q1+Q4Q0Q5:=Q5Q4Q3Q2Q1Q0+Q5Q4+Q5Q3332第18卷第4期劉光昌等:CCD驅動電路設計的新方法+Q5Q2+Q5Q1+Q5Q0F2=Q5F R=Q4Q3Q2Q=Q5Q4+Q5Q3F SH=PQ式中,表示與,+表示或,-表示非。單片機使用的晶振為20MHz,由于單片機內含振蕩電路,所以它可以輸出20 MHz的信號,用作G AL的CL K。Q0,Q1,Q5分別為其2頻,4

13、分頻64分頻信號。Q5即為F1,其反相得到F2。TCD1200D產品說明書對驅動波形設計說明中要求(下稱“設計要求”移位脈沖F1和F2互為相反,最高工作頻率為1MHz,典型值為500kHz,現約為310kHz,在正常工作范圍內。設計要求F R脈寬最小值40ns,典型值為250ns;還要求其下降沿要在F1或F2的下降沿之前至少100ns,典型值為125ns;現這兩個值均為200ns,滿足要求。Q是一個頻率與F1相同,其高低電平各為1.2s,2s的周期信號。F SH是每隔大于等于2236個F R周期取一個Q的正脈沖形成的。在每一行完成(即上一幀F SH后經歷大于等于2236個F R周期時,由單片機

14、查詢到Q為高電平就輸出一個3s寬的正脈沖信號(即邏輯式中的P,它與Q信號相與就得到F SH。假定Q信號送往單片機P1.7,而P信號從單片機P3.7輸出,則單片機輸出P部分的編程如下:J NB P1.7,$;Q不為高電平時再重復查詢SETB P3.7;輸出P高電平NOP;延時0.6sNOP;延時0.6sNOP;延時0.6sNOP;延時0.6sCL R P3.7;輸出P低電平單片機使用20MHz時鐘,一個機器周期0.6s,單片機查詢到Q為高電平的時刻到實際輸出P高電平的時刻需兩個機器周期即1.2s,由于Q的高電平寬度只有1.2s,故可知P信號的前沿一定在Q為低電平的狀態,且P信號(3s寬正好包容一

15、個Q 的高電平狀態,PQ就恰為一個Q正脈沖,這就是所形成的F SH。設計要求F SH必須被包容在F1之中。由于F SH是Q5(即F1經一定邏輯關系才形成的,所以其前沿一定滯后于F1;而其后沿(參見Q的后沿又超前F1的后沿約0.4s,故滿足要求。本設計中使用G AL芯片,其管腳可靈活方便地定義,使電路緊湊,連線十分簡單。G AL還有足夠的驅動能力,不需另加驅動芯片便可驅動CCD。單片機所用晶振及片內振蕩電路被借用于驅動波形形成電路,不需專門另用一套電路。而且驅動電路與單片機共用晶振,有同步關系,對單片機的一些工作還會帶來好處。這樣的設計只用了三片芯片,而且G AL 約有3/4片富余,可用于應用系

16、統中其他的數字電路;該驅動電路對單片機在硬件上只占用2位信號線,軟件上在每一幀(毫秒量級只占用幾條指令(微秒量級的工作,可謂是單片機“附帶”就完成了驅動CCD所需的工作。4結論這一設計已用于高精度測量系統中,裝置十分緊湊、微型化,已用于廣東省高校開放性教學提高型重點實驗室中作為現代化光電子技術的一個實驗,供本科高年級學生或研究生及其他高校教師學習。這種設計方法簡單、靈活、設計思想十分432半導體光電1997年8月清晰,對于任何型號的CCD,用這一設計思想都可以很方便地完成其驅動電路的設計。參考文獻3張永林,羅志軍.CCD微型線度測量儀的研制.光學技術,1994:(6 :40劉光昌男,1946年7月出生,1969年畢業于北京大學無線電電子學系。1981年在中國計量科學研究院獲碩士學位?，F為暨南大學教授,廣東省單片微型計算機學會副理事長。他的主要研究方向是微型計算機接口技術及其應用。近年來已發表科研論文30余篇。(上接第230頁36(1:52564