1、課題：公共汽車智能語音報站系統一、設計內容1基本要求：采用復雜可編程邏輯器件設計一個功能完善、具有實用價值的智能語音報站系統，通過按鍵控制可以用語音播報公共汽車所有的到站信息和下一目標站的信息，甚至在站間還可任意穿插簡短的廣告信息和城市文明規范，給乘客提供輕松、健康的乘車環境。2提高要求：具有站位顯示和人性化的錄音操作功能。二、技術要求1語音信息分17段以上，至少保證9站線路的語音播報信息的存儲；2能按報站要求任意組合放音；3具有正報、反報、重報、回退、復位功能（其中回退為提高要求）；4有加、減、正反選擇、重復、清零、錄音、放音、地址選擇等按鍵或DIP開關；5輸出不失真功率大于125mW；6能

2、實現指定地址人工控制長度的錄音；7能用LED指示當前站的位置(提高要求)；8每次播報時，每條信息必須播報兩次；9具有在系統編程功能；三、設計原理1. ISD1420單片20秒高保真語音錄放ICISD1420為美國ISD公司出品的單片語音錄放電路。內部電路由振蕩器、語音存儲單元、前置放大電路、抗干擾濾波器和輸出放大器組成。最小的錄放系統僅由一個麥克風、一個喇叭、兩個按鈕、一個電源和少數電阻電容組成。錄音內容存入E2PROM永久存儲單元，具有零功率信息存儲功能，這個獨一無二的方法是借助于美國ISD公司的專利直接模擬存儲技術（DAST TM）實現的。利用它，語音和音頻信號被直接存儲，以其原本的模擬形

3、式進入E2PROM存儲器。直接模擬存儲允許使用一種單片固體電路方法完成其原本語音的再現，不僅語音音質優美，而且具有斷電語音保護功能。 特點：所需外圍元件少，電路簡單，操作方便。采用直接模擬量存貯技術DAST（Direct Analog Strorage Technology），再現優質原聲，沒有常見的背景噪聲。零功率信息存貯，省掉備用電源。信息可保存10年以上，可反復錄放達10萬次之多。語音固化無需專用編程或開發裝置。較強的選址能力，可把存儲器分成160段來進行管理。具有自動省電模式，此時僅需0.5µA的保持電流。單一電源供電。 電氣特性：工作電壓VDD：5V.靜態電流ISTB：典型

4、值 0.85µA，最大值為2µA.工作電流IOP：典型值15mA,最大值30mA 電路圖形符號及管腳功能說明圖1 電路圖形符號各管腳功能如下：名稱管腳功能名稱管腳功能A0A516地址ANA OUT21模擬輸出A6、A79、10地址（MSB）ANA IN20模擬輸入VCCD28數字電路電源AGC19自動增益控制VCCA16模擬電路電源MIC17麥克風輸入VSSD12數字地MIC REF18麥克風參考輸入VSSA13模擬地PLAYE24放音（邊沿觸發）SP+、-14、15喇叭輸出+、-REC27錄音XCLK26外接定時器（可選）RECLED25發光二極管接口NC7、8、11、2

5、2空腳PLAYL23放音（電平觸發）各管腳功能描述如下：1).A0A7地址輸入端。ISD1410除A3，其余均為空腳(NC)。ISD1420的地址輸入端具有兩個功能：作為信息地址線用(A0A7LOW)；作為操作模選擇用(A6和A7HIGH)。2).MIC駐極體話筒輸入端。駐極體話筒通過電容C將音頻信號耦合到該輸出端，C的電容值與該端內阻(10K)決定ISD1420通頻帶下限頻率。3).MIC REF駐極體話筒參考輸入端。4).ANA IN模擬信號輸入端。該端經C、R與ANA OUT端相連，語音通頻帶下限頻率取決于C、R和該端輸入阻抗(2.7k)，除MIC端，該端亦可作為模擬信號輸入端。5).A

6、NA OUT來自駐極體話筒的輸入信號被放大輸出至該端，前置放大器的電壓增益取決于AGC電平，對于小信號輸入電平，其最大增益為24dB。6).AGC自動增益控制端。AGC可動態地調整前置放大器增益，而且可擴展加大MIC輸入端的非失真信號的范圍。AGC的響應時間是由AGC內阻抗(5k)和外部電容C來決定的；釋放時間是C和R的RC時間常數決定的。7).SP、SP喇叭輸出端。該端可直接驅動16喇叭，可利用單端輸出驅動喇叭，也可采用雙端輸出驅動喇叭。雙端輸出信號的功率是單端的四倍。單端輸出則需要該腳與喇叭之間串接100F的交流耦合電容。8).XCLK外接時鐘振蕩端。該端在實際應用中通常接地，如果需要更高

7、的計時精度，該端可外接時鐘電路。9).RECLED發光二極管接口。當錄音時，該端輸出低電平，發光二極管LED亮。當錄音停止或存儲器錄滿時，LED熄滅。10).PLAYE邊沿觸發放音控制端。當該端輸入一低脈沖，電路即進入放音狀態，直到結束，電路自動進入準備狀態。11).PLAYL電平觸發入音控制端。當該端電平變低并保持，電路進入放音狀態，放音結束后電路進入準備狀態。12).REC錄音觸發端。錄音期間該端必須一直保持低電平。REC鍵優先于PLAYE或PLAYL其中一個放音鍵。如果在放音期間，遇REC接低電平，放音立即停止，自動進入錄音狀態。13).VSSD、VSSA數字地和模擬地。14).VCCD

8、、VCCA數字電路電源正端和模擬電路電源正端。 操作模式應用ISD1420地址輸入端具有雙重功能，根據地址中的A6、A7的電平狀態決定A0A7的功能。如果A6、A7有一個低電平，A0A7輸入全解釋為地址位，作為起始地址用，此時地址線僅作為輸入端，在操作過程中不能輸出內部地址信息。根據PLAYE、PLAYL或REC的下降沿信號，地址輸入被鎖定。如果A6、7同為高電平時，它們即為模式位。 使用操作模式有兩點要注意：1）所有初始操作都是從0地址開始。0地址是ISD1420存儲空間的起始端，后面的操作可模擬模式的不同，而從不同的地址開始工作。當電路中錄放音轉換將進入省電狀態時，地址計數器復位為0。2）

9、當PLAYE、PLAYL或REC變為低電平，同時A6、A7為高電平時，執行地址線所對應的操作模式。這種操作模式一直執行到下一個低電平控制輸入信號出現為止。操作模式可以與微控制器一起使用，也可用硬件連線得到所需系統操作。A0：信息檢索（僅用于放音工作狀態）。不知道每個信息的實際地址，A0使操作者快速檢索每條信息，A0每輸入一個低脈沖，可使利內部地址計數器跳到下一個信息。這種模式僅用于放音工作，通常與A4操作同時應用。A1：用于刪除EOM標志（僅用于錄音工作狀態）。A1可使錄入的分段信息成為連續的信息，使用A1可刪除掉每段中間信息捷的EOM標志，僅在所有信息后留一個EOM標志。當這個操作模式完成時

10、，錄放的所有信息就作為一個連續的信息放出。A3：用于循環重放信息（僅用于放音工作狀態）。A3可使存于存儲空間始端的信息自動地連續重放。一條信息可以完全占滿存儲空間，那么循環就可以眾頭至尾進行工作，并由始至終反復重放。A4：連續尋址。在正常操作中，當一個信息放完，遇到一個EOM標志時，地址計數器就會復位。A4可防止地址計數器復位，使得信息連續不斷地放出。A2、A5： 未用2 語音典型電路圖圖2 ISD1420典型應用電路3. 語音芯片的分段存儲設計為了能正確地進行語音播報，必須將20秒的語音芯片分段存儲所需的內容，然后根據每條播報信息的要求組合后進行播報。根據分析，一個全長九站的線路，語音信息分

11、18段存儲即可，分段表如下：地址(二進制)地址(十進制)單元數時間長度(s)內容00-010-120.25空白02-072-760.75“前往”08-0F8-1581“小龍坎”10-1716-2381“石橋鋪”18-1F24-3181“歇臺子”20-2732-3981“石油路”28-2F40-4781“大坪”30-3748-5581“鵝嶺公園”38-3F56-6381“兩路口”40-4764-7181“解放碑”48-4F72-7981“終點站”50-5780-8781“所有”58-5F88-9581“到了”60-6796-10381“下一站”68-6F104-11181“需要在”70-8111

12、2-129243“下車的乘客請下車”74-81*116-129243“（下車）的乘客請下車”82-87116-129243“沙坪壩”88-9F136-159243“的乘客請做好準備”其中74-81是70-81的子集，屬于同一個存儲段。4. 控制電路CPLD設計系統的幾乎所有控制邏輯均由CPLD實現，其邏輯框圖如圖3所示。圖3 CPLD控制邏輯框圖其中ADD是加計數按鍵輸入；CLEAR是復位輸入；REPEAT是重復播報按鍵輸入；CLK16MHz是時鐘輸入端，信號頻率為16MHz；PLAY_END是ISD1420的放音結束信號，該信號是低有效；P_N_SELECT是方向選擇輸入端，當該輸入端為低電

13、平時，播報信息是正向播報，反之，當為高電平時，播報信息是逆向播報；SUB是減計數按鍵輸入。PLAY_E是觸發語音播放的輸出端；A7:0是地址輸出端，用于給語音芯片播放時提供語音地址；BCD3:0是驅動顯示譯碼的輸出端，用于同步顯示汽車到站信息。CPLD控制邏輯電路的內部結構如圖4所示。系統工作控制過程如下：汽車正向行駛時將P_N_SELECT置為低電平，當需要播報語音信息時，按下ADD鍵即可。注意，每按一次ADD鍵，播報的語音信息就自動加1，并立即播報兩次，所以正常情況下只需按ADD鍵即可。如果出現堵車等特殊情況，需要再次播報已經播報過的信息，駕駛員只需按下REPEAT鍵即可，該鍵可任意次重復

14、執行。如果出現汽車站點與播報信息錯位的情況，則可以通過連續按ADD鍵快進或連續按SUB鍵快退進行調整。時鐘信號的作用是用于產生按鍵去抖動的50Hz信號和延時用的1kHz信號。PLAY_END輸入端不是一個按鍵輸入，而是語音芯片的輸出端，是低有效，該信號有效時表示當前播報的一段語音信息已經結束，利用該信息去觸發下一段語音信息的播報，就可以使需要播報的一條完整的語音信息連續流暢地播放出來。一條完整的語音信息由8段組成，如果每一條語音信息播報兩次，則需要一個16進制的計數器，如圖中的COUNT_16模塊，也就是圖中的I20。圖4 CPLD控制邏輯頂層電路圖一條語音信息連續播放的原理如下：任何時候只要

15、按下ADD、SUB、REPEAT、CLEAR四個鍵中的一個，由于七輸入或門I35的作用都會觸發一次語音的播報，且存儲語音信息的高5位地址已經確定，其中ADR7由P_N_SELECT確定，ADR6:3由雙向計數器COUNT16_U_D確定，所以按鍵ADD可以使ADR6:3加1以指向下一條語音信息地址表的存儲位置，同理按鍵SUB可以使ADR6:3減1以指向上一條語音信息地址表的存儲位置，而REPEAT將不改變ADR6:3以指向當前條語音信息地址表的存儲位置，按鍵CLEAR可以使ADR6:3全為0以指向第一條語音信息地址表的存儲位置。按鍵ADD、SUB、REPEAT、CLEAR都有3個功能，第一個功

16、能是前面講的修改ADR6:3，第二個功能是使16進制計數器I20清零以便從該條信息的第1段開始播放，第三個功能是通過I35產生語音播放信號PLAY_E，該信號連接到語音芯片的邊沿觸發放音控制端PLAYE，使語音芯片開始播放語音信息。當第1段語音信息播放完后，ISD1420將輸出PLAY_END信號，PLAY_END信號作為16進制計數器的CLK輸入端將使I20計數為0001，該計數器的低3位輸出作為存儲器的低3位地址輸入將指向當前條語音信息的第2段，同時PLAY_END信號通過I32延時后經I35還將產生語音播放信號PLAY_E，該信號作用于語音芯片ISD1420后又使語音芯片開始播放語音信息

17、，但這次播放的是第2段語音信息。I32延時的目的是保證在PLAY_E信號有效時，PLAY_END已經使16進制計數器完成計數。以此類推，第2段播放完成后又將播放第3段、第4段直到第8段。當第8段播放完后I20的輸出為1000，由于計數器的最高位未用，所以語音播放又將從該條的第1段重復播放，接下來是第2段、第3段直到第8段。當第二次的第8段播放完后I20的輸出變為0000，因此16進制計數器產生的進位信號CO將屏蔽PLAY_END，使語音播放停止。這樣就達到了每條語音信息重復播放兩次的目的。值得注意的是，七輸入或門I35除了對ADD、SUB、REPEAT、CLEAR和PLAY_END敏感外，它還

18、有兩個輸入端，分別接的是16進制雙向計數器的CO與BO，正常工作時CO與BO都為0，所以不產生任何影響，但當16進制計數器產生了進位CO或借位BO時，將封鎖I35使之不能產生PLAY_E信號，即當汽車運行到終點站后，語音播報就將停止，這樣就可防止語音播報器又從頭播報。因為這樣的播報是錯誤的。正確的播報應該是改變播報的方向重新播報。因此，只有當按下CLEAR鍵后，CO或BO才會消失，語音播報才會重新正常地工作。(1) 16進制雙向計數器COUNT16_U_D該模塊有3個輸入信號和三個輸出信號，其中一個輸出信號為邏輯向量輸出信號。該邏輯向量輸出信號為Q3.0，它是16進制計數器的BCD碼輸出信號，

19、由4位BCD碼組成，代表計數器的計數值。另兩個輸出信號分別是進位輸出信號CO和借位輸出信號BO。每當加計數從1111變為0000后就使進位輸出CO為高電平，每當減計數從0000變為1111后就使借位輸出BO為高電平。CP_D是減法計數器的計數輸入信號，CP_U是加法計數器的計數輸入信號，RD是高有效計數器異步清零信號。16進制雙向計數器的工作時序如圖5所示。從圖中可以看出計數器是雙向計數的，在CP_U的作用下是加計數，在CP_D的作用下是減計數，并且不管是加計數還是減計數只要產生了進位信號CO或借位信號BO計數器都將停止計數，直到異步清零信號RD有效后，才會重新開始計數。圖5 16進制雙向計數

20、器工作時序(2) 16進制計數器COUNT_16該模塊有兩個輸入信號和兩個輸出信號，其中一個輸出信號為邏輯向量輸出信號。該邏輯向量輸出信號為Q3.0，它是16進制計數器的BCD碼輸出信號，由4位BCD碼組成，代表計數器的計數值。另一個輸出信號是進位輸出信號CO。每當計數到1111后就使進位輸出CO為低電平。clk是計數器的計數輸入信號，clear是高有效計數器異步清零信號。16進制計數器的工作時序如圖6所示。圖6 16進制計數器工作時序(3) 按鍵處理KEYIN該模塊有4個輸入信號和三個輸出信號，其中一個輸入信號為時鐘輸入信號，其余三個輸入信號為按鍵輸入，即key1、key2和key3。輸出信

21、號out1、out2和out3分別是三個輸入信號的延時去抖動輸出信號。延時的長短與輸入時鐘的周期有關。按鍵處理的工作時序如圖7所示。從圖中可以看出按鍵的抖動被徹底地去掉了。通常按鍵的抖動時間不大于10ms，因此為去抖動目的輸入時鐘信號的頻率可取50Hz，如本例中的I7和I28，而如果僅僅是延時目的，則輸入時鐘的頻率只與所需延時的長短有關，如本例中的I32。圖7 按鍵處理模塊工作時序圖(4) 分頻模塊COUNT_X該模塊有一個輸入信號和兩個輸出信號，輸入信號為16MHz時鐘輸入信號，輸出信號為系統所需的1kHz和50Hz信號，即CLK1kHz、CLK50Hz。通常按鍵的抖動時間不大于10ms，因

22、此為去抖動目的輸入時鐘信號的頻率可取50Hz，延時輸入時鐘的頻率只與所需延時的長短有關，如本例中選用延時輸入時鐘的頻率為1kHz。分頻模塊的工作時序如圖8所示。圖8 分頻模塊工作時序圖(5) 256字節只讀存儲器ROM256´8該模塊有三個輸入信號和一個輸出信號，其中兩個輸入信號為存儲器使能信號g1和g2，另一個輸入信號為存儲器地址輸入信號，即ADR7:0，此為8位邏輯向量，因此存儲器的尋址能力為256，即存儲器有256個存儲單元。輸出信號為8位寬度的數據輸出。本系統中存儲器用于存儲語音信息播放時的分段地址。語音芯片ISD1420的分段地址為8位，所以這里設計的存儲器的數據寬度也為8

23、位。存儲器模塊的工作時序如圖9所示。圖9 存儲器模塊工作時序圖存儲器分配原理是這樣的，根據分析，每一條播報信息可以又8段組成，因此每一條語音信息占用8個存儲單元，這8個存儲單元分別存儲8段語音信息的在語音芯片中的存儲地址?？偣?個站，除去起點站外，需要播報的只有8個站。由于每個站需要播報兩次，因此共需報站16次。第一次播報在汽車離開上一站的時候，告訴乘客下一站是什么站，提醒需要下車的乘客作好準備，第二次播報在汽車到站以后，告訴乘客什么站已經到了，該下車的乘客請下車。從上面的分析可見，汽車從起點站運行到終點站的過程中，需要播報16條信息，每條信息由8段組成，因此共需要16´8=128個

24、存儲單元。汽車運行到終點站后，還會原路返回。如果將前面運行的線路定義為正向行駛，那么原路返回的運行線路就定義為反向行駛。由于反向行駛時播報的內容和順序不能與正向行駛的公用，因此反向行駛的播報內容也必須單獨存儲，所以，整個系統所需存儲器容量為256字節。如下是只讀存儲器存儲內容分配表，正向播報時ADR7=0，所以占用的是低128個存儲器單元，反向播報時ADR7=1，所以占用的是高128個存儲器單元。ADR6:3為0000時唯一確定了8個存儲器單元，這8個單元由低3位地址ADR2:0確定。下面的表中每一行括號中的8個數值就是在ADR7和ADR6:3確定后的一條播報語音信息中組合的8段語音段的地址表

25、。其中的“”表示空白語音，用于停頓。正向播報ADR7=0*ADR6:3:0000-(0 96 8 0 2 0 8 136) “下一站”“小龍坎” “前往” “小龍坎”“的乘客請做好準備”ADR6:3:0001-(0 8 88 0 104 8 0 112) “小龍坎”“到了” “需要在”“小龍坎” “下車的乘客請下車”ADR6:3:0010-(0 96 16 0 2 0 16 136) “下一站”“石橋鋪” “前往” “石橋鋪”“的乘客請做好準備”ADR6:3:0011-(0 16 88 0 104 16 0 112) “石橋鋪”“到了” “需要在”“石橋鋪” “下車的乘客請下車”ADR6:3:

26、0100-(0 96 24 0 2 0 24 136) “下一站”“歇臺子” “前往” “歇臺子”“的乘客請做好準備”ADR6:3:0101-(0 24 88 0 104 24 0 112) “歇臺子”“到了” “需要在”“歇臺子” “下車的乘客請下車”ADR6:3:0110-(0 96 32 0 2 0 32 136) “下一站”“石油路” “前往” “石油路”“的乘客請做好準備”ADR6:3:0111-(0 32 88 0 104 32 0 112) “石油路”“到了” “需要在”“石油路” “下車的乘客請下車”ADR6:3:1000-(0 96 40 0 2 0 40 136) “下一站

27、”“大坪” “前往” “大坪”“的乘客請做好準備”ADR6:3:1001-(0 40 88 0 104 40 0 112) “大坪”“到了” “需要在”“大坪” “下車的乘客請下車”ADR6:3:1010-(0 96 48 0 2 0 48 136) “下一站”“鵝嶺公園” “前往” “鵝嶺公園”“的乘客請做好準備”ADR6:3:1011-(0 48 88 0 104 48 0 112) “鵝嶺公園”“到了” “需要在”“鵝嶺公園” “下車的乘客請下車”ADR6:3:1100-(0 96 56 0 2 0 56 136) “下一站”“兩路口” “前往” “兩路口”“的乘客請做好準備”ADR6:

28、3:1101-(0 56 88 0 104 56 0 112) “兩路口”“到了” “需要在”“兩路口” “下車的乘客請下車”ADR6:3:1110-(0 96 72 0 64 0 80 136) “下一站”“終點站” “解放碑” “所有”“的乘客請做好準備”ADR6:3:1111-(0 72 64 0 88 0 80 112) “終點站”“解放碑” “到了” “所有”“（下車）的乘客請下車”反向播報：ADR7=1*ADR6:3:0000-(0 96 56 0 2 0 56 136) “下一站”“兩路口” “前往” “兩路口”“的乘客請做好準備”ADR6:3:0001-(0 56 88 0 1

29、04 56 0 112) “兩路口”“到了” “需要在”“兩路口” “下車的乘客請下車”ADR6:3:0010-(0 96 48 0 2 0 48 136) “下一站”“鵝嶺公園” “前往” “鵝嶺公園”“的乘客請做好準備”ADR6:3:0011-(0 48 88 0 104 48 0 112) “鵝嶺公園”“到了” “需要在”“鵝嶺公園” “下車的乘客請下車”ADR6:3:0100-(0 96 40 0 2 0 40 136) “下一站”“大坪” “前往” “大坪”“的乘客請做好準備”ADR6:3:0101-(0 40 88 0 104 40 0 112) “大坪”“到了” “需要在”“大坪

30、” “下車的乘客請下車”ADR6:3:0110-(0 96 32 0 2 0 32 136) “下一站”“石油路” “前往” “石油路”“的乘客請做好準備”ADR6:3:0111-(0 32 88 0 104 32 0 112) “石油路”“到了” “需要在”“石油路” “下車的乘客請下車”ADR6:3:1000-(0 96 24 0 2 0 24 136) “下一站”“歇臺子” “前往” “歇臺子”“的乘客請做好準備”ADR6:3:1001-(0 24 88 0 104 24 0 112) “歇臺子”“到了” “需要在”“歇臺子” “下車的乘客請下車”ADR6:3:1010-(0 96 16

31、 0 2 0 16 136) “下一站”“石橋鋪” “前往” “石橋鋪”“的乘客請做好準備”ADR6:3:1011-(0 16 88 0 104 16 0 112) “石橋鋪”“到了” “需要在”“石橋鋪” “下車的乘客請下車”ADR6:3:1100-(0 96 8 0 2 0 8 136) “下一站”“小龍坎” “前往” “小龍坎”“的乘客請做好準備”ADR6:3:1101-(0 8 88 0 104 8 0 112) “小龍坎”“到了” “需要在”“小龍坎” “下車的乘客請下車”ADR6:3:1110-(0 96 72 0 130 0 80 136) “下一站”“終點站” “沙坪壩” “所

32、有”“的乘客請做好準備”ADR6:3:1111-(0 72 130 0 88 0 80 116) “終點站”“沙坪壩” “到了” “所有”“（下車）的乘客請下車”(6) 譯碼器模塊CODE該模塊有兩個輸入信號和一個輸出信號，輸出信號為邏輯向量輸出信號。該邏輯向量輸出信號為BCD3.0，它是站數的BCD碼輸出信號，由4位BCD碼組成，代表當前到站信息。輸入信號ADR6:3和CO是16進制雙向計數器的輸出信號和進位輸出信號。通過對該信號的譯碼，可得到每個站的站編號的數值。譯碼器的工作時序如圖10所示。圖10 譯碼器工作時序四、可編程邏輯器件的設計1 ispLSI 1032E特性ispLSI 103

33、2E是美國Lattice半導體公司研制的新一代復雜可編程邏輯器件CPLD，是目前市場上功能較強、產品性能優良、開發設計方便易用的可編程邏輯器件之一。它的編程采用了在系統可編程（isp）技術，其主要特性如下：高集成度、高速度等效邏輯門為6000個； 宏單元數為128個；寄存器為192個；I/O引腳64個；專用輸入端8個，最高工作頻率125MHz，最小傳輸延時7.5ns；在系統編程具有在系統編程的能力，不需專用編程器；全部參數均可測試，保證百分之百的編程、效驗準確率；可反復編程達1萬次之多。電氣特性工作電壓：支持5V、3.3V、2.5V;單一電源供電;低功耗；其它功能結構靈活、使用方便；具有設計可

34、移植性；具有全局時鐘分配網絡；有內建存儲器（6000系列）；具有邊界掃描功能；具有防非法COPY的加密單元；引腳圖及功能說明ispLSI 1032E各管腳功能如表2所示，其引腳圖如圖11所示。表2. ispLSI 1032E各管腳功能如下：名稱管腳功能I/0 0I/0 63如圖輸入/輸出端口Y0Y320、66、63、62專用時鐘輸入引腳VCC21、65電源端GND1、22、43、64接地端24全局復位信號23isp編程信號控制線SDI/IN025isp編程信號控制線/專用輸入MODE/IN142isp編程信號控制線/專用輸入SDO/IN244isp編程信號控制線/專用輸入SCLK/IN361i

35、sp編程信號控制線/專用輸入GOE 0/IN467全局OE輸入腳/專用輸入GOE 1/IN584全局OE輸入腳/專用輸入IN62專用輸入IN719專用輸入圖11 ispLSI 1032E70LJ84引腳圖2. ispLSI 1032E的編程接口ISP的接口有5個信號線：在系統編程使能輸入（ispEN）、模式輸入（MODE）、串行數據輸入（SDI）、串行數據輸出（SDO）、串行時鐘輸入（SCLK）。對ispLSI器件進行編程要具備以下三個條件：(1)編程電纜；(2)PC機；(3) ispLSI系列器件下載軟件。圖12是ispLSI器件與下載電纜的插座連線圖，該插座安裝在用戶PCB板上。圖12 I

36、SP插座接線圖3. ispLSI 1032E的管腳分配CPLD的管腳分配具有任意性，通常考慮是最大限度地方便布局和布線。下表是一種分配方案的舉例。Input Pins Pin Name Pin Attribute ADD LOCK 57, PULLUP CLEAR LOCK 55, PULLUP CLK16MHZ LOCK 26, PULLUP PLAY_END LOCK 75, PULLUP P_N_SELECT LOCK 76, PULLUP REPEAT LOCK 54, PULLUP SUB LOCK 56, PULLUPOutput Pins Pin Name Pin Attribu

37、te A0 LOCK 74, PULLUP A1 LOCK 73, PULLUP A2 LOCK 72, PULLUP A3 LOCK 71, PULLUP A4 LOCK 70, PULLUP A5 LOCK 69, PULLUP A6 LOCK 68, PULLUP A7 LOCK 59, PULLUP BCD0 LOCK 3, PULLUP BCD1 LOCK 4, PULLUP BCD2 LOCK 5, PULLUP BCD3 LOCK 6, PULLUP PLAY_E LOCK 58, PULLUP五、系統電路連接圖系統電路連接圖如圖13所示（見最后一頁）。實際焊接時必須注意對濾波電

38、容的布局。六、元器件清單 IspLSI 1032E CPLD 1 1MHz 晶體振蕩器1 ISD1420單片20秒高保真語音錄放芯片1 話筒1 CD4511 BCD-七段顯示譯碼器(共陰)2 LED七段顯示器(共陰)2 IDC10 isp插座1 DIP14插座1 DIP16插座2 DIP28插座1 PGA84_13×13 插座1 電阻若干 DIP開關(8路)1 電容若干 8喇叭1 5發光二極管2 實驗電路板（可安裝PGA84_13×13 插座）1 LM386 集成功放芯片1 按鍵開關若干七、主要參考文獻1宋萬杰，羅豐，吳順君. CPLD技術及其應用. 西安：西安電子科技大學

39、出版社，1999.92李景華，杜玉遠. 可編程邏輯器件與EDA技術.沈陽：東北大學出版社，2000.123潘松，王國棟. VHDL實用教程. 成都：電子科技大學出版社，2000.34譚會生，張昌凡. EDA技術及應用. 西安：西安電子科技大學出版社，2001.95侯伯亨，顧新. VHDL硬件描述語言與數字邏輯電路設計. 西安：西安電子科技大學出版社，1999.16蔣璇，臧春華. 數字系統設計與PLD應用技術. 北京：電子工業出版社，2001.17曾繁泰，侯亞寧，崔元明. 可編程器件應用導論. 北京：清華大學出版社，2001.48曾繁泰，李冰，李曉林. EDA工程概論. 北京：清華大學出版社，2

40、002.19Altera公司. Data Book 199810Altera公司.MAX+plus II Getting Started11黃正謹. 在系統編程技術及其應用. 南京：東南大學出版社，199712陸坤，奚大順等. 電子設計技術. 成都：電子科技大學出版社，1997.7圖13 系統電路連接圖16進制雙向計數器電路圖（COUNT16_U_D）16進制計數器電路圖（COUNT_16）按鍵輸入模塊LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY keyin IS PORT(key1,k

41、ey2,key3,keyclk:IN STD_ULOGIC; out1,out2,out3:OUT STD_ULOGIC);END keyin;ARCHITECTURE rtl OF keyin IS SIGNAL a0,a1,b0,b1,c0,c1:STD_ULOGIC;BEGIN PROCESS(keyclk) BEGIN IF(keyclk'EVENT AND keyclk='0')THEN a1<=a0; a0<=key1; b1<=b0; b0<=key2; c1<=c0; c0<=key3; END IF; END PRO

42、CESS; PROCESS(a0,a1,b0,b1) BEGIN out1<=keyclk AND a0 AND(NOT a1); out2<=keyclk AND b0 AND(NOT b1); out3<=keyclk AND c0 AND(NOT c1); END PROCESS;END rtl;100進制計數器電路圖（COUNTER100）按鍵處理VHDL程序（KEYIN）分頻模塊電路圖（COUNT_X）¼¼rom(232)<=0;-小龍坎到了(0 8 88 0 104 8 0 112)rom(233)<=8;rom(234)<=

43、88;rom(235)<=0;rom(236)<=104;rom(237)<=8;rom(238)<=0;rom(239)<=112;rom(240)<=0;-下一站終點站(0 96 72 0 130 0 80 136)rom(241)<=96;rom(242)<=72;rom(243)<=0;rom(244)<=130;rom(245)<=0;rom(246)<=80;rom(247)<=136;rom(248)<=0;-終點站到了(0 72 130 0 88 0 80 116)rom(249)<=72

44、;rom(250)<=130;rom(251)<=0;rom(252)<=88;rom(253)<=0;rom(254)<=80;rom(255)<=116;PROCESS(g1,g2,adr)BEGIN adr_in<=CONV_INTEGER(adr); IF (g1='1' AND g2='1') THEN dout<=CONV_STD_LOGIC_VECTOR(rom(adr_in),8); ELSEdout<="ZZZZZZZZ" END IF;END PROCESS;END b

45、ehav;LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;ENTITY rom256x8 IS PORT(g1,g2:IN STD_LOGIC;adr :IN STD_LOGIC_VECTOR(7 DOWNTO 0); dout :OUT STD_LOGIC_VECTOR(7 DOWNTO 0);END rom256x8;ARCHITECTURE behav OF rom256x8 ISSUBTYPE word IS INTEGER RANGE 0 TO 255; TYPE memory IS ARRAY(0 TO 255) OF word;SIGNAL adr_in:INTEGER RANGE 0 TO 255;SIGNAL rom:memory;BEGINrom(0)<=0;-下一站小龍坎(0 96 8 0 2 0 8 136 )rom(1)<=96;rom(2)<=8;rom(3)<=0;rom(4)<=2;rom(5)<=0;rom(6)<=8;rom(7)<=136;rom(8)<=0;-