1、集成電路測試技術(shù)的發(fā)展與現(xiàn)狀集成電路的復(fù)雜性在日益增加，自從芯片系統(tǒng)(SOC 實(shí)現(xiàn)之后，各種知識產(chǎn)權(quán)(IP 模塊大量集成在同一芯片內(nèi)，包括邏輯電路、存儲器、模/數(shù)和數(shù)/模轉(zhuǎn)換器、射頻前端等等。它們的功能互不相同，測量用的算法、定時周期、時序、供電電壓都有很大差異，給自動測試系統(tǒng)帶來新的挑戰(zhàn)。集成度增加和功能多樣的SOC 在消費(fèi)量最大的產(chǎn)品中，如移動通信手機(jī)、微控制器、監(jiān)視器、游戲機(jī)等中廣泛使用，銷售量攀升的同時價格不斷地下降，但測試費(fèi)用卻居高不下。超大規(guī)模集成電路不但構(gòu)造精細(xì)、集成度高，而且是經(jīng)過許多道工序流程制作而成的，難免存在著缺陷導(dǎo)致其不能正常工作。因此，超大規(guī)模集成電路的測試對生產(chǎn)廠商

2、和用戶都具有重要意義。目前的測試方法種類很多，各種測試方法均針對一定特性的故障。研究發(fā)現(xiàn)，要證明所設(shè)計(jì)的芯片的正確性，在不同設(shè)計(jì)和生產(chǎn)階段中才去的不同測試所花費(fèi)的代價有非常大的差別，甚至可以達(dá)到幾個數(shù)量級的差距，其示意圖如圖1。從測試增長代價圖可以看出，如果在設(shè)計(jì)階段就多體現(xiàn)些主動性，就會極大的降低測試的難度和工作量，并能最大程度的改變測試僅僅將作為附屬過程的被動性。測試的基本原理是：將被測試的電路放在測試儀器上，測試設(shè)備根據(jù)需要產(chǎn)生一系列測試矢量信號，加到輸入端，將得到的測試輸出與預(yù)期輸出進(jìn)行比較，如果兩者相等，表明測試通過。反之，則不通過.在芯片設(shè)計(jì)及流片生產(chǎn)的各個階段，經(jīng)常需要測試來對得

3、到的階段性結(jié)果進(jìn)行校驗(yàn)。在芯片設(shè)計(jì)過程中，需要進(jìn)行針對電路設(shè)計(jì)的測試，及模擬各種輸入激勵情況下電路的輸出響應(yīng)情況，還有各種參數(shù)值的范圍，設(shè)計(jì)過程所依據(jù)的是迷你軟件及工藝廠家后，廠家在流片的各個主要步驟完成后也會進(jìn)行測試，其目的除了進(jìn)一步驗(yàn)證設(shè)計(jì)的正確性，還要測試生產(chǎn)過程中出現(xiàn)的各種不確定因素帶來的影響。而生產(chǎn)階段又包括樣片和大批量生產(chǎn)兩種，每種生產(chǎn)階段都需要具備這些測試環(huán)節(jié)。測試結(jié)果的可靠性取決于測試信號的正確性和完整性。對于一個具有n 個輸入并且在電路內(nèi)具有m 個寄存器的電路，最多有2n+m個測試矢量。很明顯, 當(dāng)電路規(guī)模很大時，測試碼的數(shù)目將過于龐大，使得測試變得不可能進(jìn)行。在測試一個復(fù)雜

4、系統(tǒng)時需要考慮下面3個問題：(1測試能否確保檢測到所有的故障；(2測試的產(chǎn)生時間在整個集成電路的開發(fā)過程中是否是經(jīng)濟(jì)的；(3測試的執(zhí)行時間在整個集成電路的開發(fā)過程中是否是經(jīng)濟(jì)的。就模擬電路的測試而言，一般分為以下兩類測試：第一類是直流特性測試，主要包括端子電壓特性、端子電流特性等；第二類是交流特性測試，這些交流特性和該電路完成的特定功能密切有關(guān)，比如一塊音頻功放電路，其增益指標(biāo)、輸出功率、失真指標(biāo)等都是很重要的參數(shù)；色處理電路中色解碼部分的色差信號輸出，色相位等參數(shù)也是很重要的交流測試項(xiàng).對超大規(guī)模集成電路的測試方法從20世紀(jì)60年代開始得到研究。由于輸入信號復(fù)制上的連續(xù)性，模擬及混合信號電路

5、的功能和性能之間無法很好的割裂開，尤其是電路性能包括很多方面，測試時必須同時通過這些檢驗(yàn)才能保證電路的正確性。功能測試法是測試方法中叫為基礎(chǔ)的一種其優(yōu)點(diǎn)是測試矢量的生成直觀、簡單；但其致命缺陷在于測試矢量的故障覆蓋率低，經(jīng)常出現(xiàn)故障漏檢的情況，而且，根據(jù)所測試功能的增多和測試精度的提高，測試矢量生成的代價也越來越大。 對于近年來出現(xiàn)的數(shù)?；旌舷到y(tǒng)芯片，其測試要求則更加全面，測試難度也更大， 尤其是芯片中的模擬及混合信號電路部分的規(guī)模一般僅占整個芯片中極小的部分，但是對該部分的測試難度卻與其規(guī)模不成比例，甚至對混合電路的測試難度要遠(yuǎn)高于對數(shù)字部分的測試。對測試難度的產(chǎn)生原因進(jìn)行分析后發(fā)現(xiàn)，過去幾

6、十年內(nèi)，集中電路工藝一直按照摩爾定律發(fā)展，芯片的晶體管樹木在迅速膨脹，每個晶體管的制造成本呈現(xiàn)持續(xù)下降的趨勢，越來越強(qiáng)大的EDA 仿真工具也幫助芯片設(shè)計(jì)人員在短時間內(nèi)完成超大規(guī)模芯片的設(shè)計(jì)工作。伴隨著你工藝和設(shè)計(jì)水平的不斷提高，尤其是以IP 復(fù)用技術(shù)為特征的SOC 時代的來臨，芯片中集成的晶體管和器件的數(shù)目和種類也越來越多，雖然從集成的電路的發(fā)展來看，人們往往能找到有效的辦法，將集成電路的極限推向更深處。但是從故障發(fā)生的可能性而言，隨著技術(shù)的發(fā)展，半導(dǎo)體工程師們對芯片的無故障性卻越來越?jīng)]有把握。其主要原因在于：(1在微電子發(fā)展歷史中，工藝總是走在了設(shè)計(jì)的前面，因此器件模型與新型工藝實(shí)際模型之間

7、總存在著差異，這種差異使得設(shè)計(jì)所倚重的仿真結(jié)果并不能真正代表實(shí)際的產(chǎn)品，這導(dǎo)致了芯片設(shè)計(jì)過程中會出現(xiàn)故障，需要測試來驗(yàn)證設(shè)計(jì)出的芯片是否存在bug 。(2工藝上，隨著晶體管密度、連線密度和金屬層數(shù)的大大增加，導(dǎo)致故障發(fā)生的可能性大大增加；同時，隨著尺寸的縮小，工藝的不可控因素將越來越多。這些都導(dǎo)致了芯片制備過程中的故障問題越來越嚴(yán)重。實(shí)踐證明，增加工位數(shù)目可提高測試系統(tǒng)的生產(chǎn)率，同時測試m 個IC ，顯然效率亦可增加m 倍。事實(shí)上，測試系統(tǒng)擁有的算法模式發(fā)生器等資源的數(shù)目是有一定限制的，而且數(shù)字引腳和模塊引腳亦有規(guī)定，同時測試m 個IC 需要更多的資源。因此，增加工位前要仔細(xì)調(diào)查原有測試系統(tǒng)的

8、配置，除發(fā)揮原有測試資源的作用之外，還要增加一定的硬件和修改測試程序。目前，許多測試系統(tǒng)提供多工位夾具，充分發(fā)揮生產(chǎn)效益，特別是測試費(fèi)用占制造成本較多的集成電路，如移動電話手機(jī)和家用電器使用的芯片測試系統(tǒng)，具有4個以上的多工位，提高測試生產(chǎn)率的效果也十分明顯。測試系統(tǒng)供應(yīng)商往往對早期的單工位產(chǎn)品提供升級為多工位的服務(wù)，而一些技術(shù)力量較強(qiáng)的IC 制造廠，針對熟悉的測試系統(tǒng)實(shí)施局部的升級也并不困難。特別是近年來測試系統(tǒng)較普遍使用開放結(jié)構(gòu)，用戶可從第三方購買或自行設(shè)計(jì)模塊，使工位增加和測試系統(tǒng)升級。SIP 是集成電路系統(tǒng)集成的一項(xiàng)新的封裝技術(shù)，稱之為系統(tǒng)封裝芯片。SIP 是將多個功能芯片互連冰封裝成

9、一個IC ，提供系統(tǒng)機(jī)能力，并提高硅面積與封裝尺寸比。由于SIP 是有多個已知成熟管芯組成，可減少器件開發(fā)時間和迅速的通過選用不同類別管芯和相應(yīng)鏈接改變IC 系統(tǒng)能力。在設(shè)計(jì)SIP 時首先考慮的不僅是生產(chǎn)過程，更重要的是測試解決方案。比如一個由三種不同管芯集成的SIP 器件往往需要三種不同類型的測試方案而且很可能需要三種不同類型的IC 測試系統(tǒng)。三種不同測試系統(tǒng)將有三種不同的產(chǎn)品接口、三個測試程序和三個分別的操作環(huán)境, 甚至需要三個不同的操作測試。這在現(xiàn)實(shí)中是很難令人滿意的。現(xiàn)實(shí)的SIP 測試往往不是我們習(xí)慣的在一個測試系統(tǒng)上完成。由于成本和測試系統(tǒng)性能、指標(biāo)、并測能力和程序開發(fā)的問題, 往往

10、選擇在多個測試系統(tǒng)平臺、更換多個測試接口、選擇多次插入的辦法實(shí)現(xiàn)的。SIP 測試方案中還有其他因素, 如測試效率和測試能力, 特別是滿足更大應(yīng)用范圍的SIP 測試需求。IDDQ 表示靜止?fàn)顟B(tài)時電源電流，稱為靜態(tài)功耗電流。對此電流的測試就稱為IDDQ 測試。IDDQ 測試是源于物理缺陷的測試，也是可靠性測試的一部分。在工作正常時，CMOS 器件的靜態(tài)電流一般極小。但生產(chǎn)中造成的缺掐如橋或短路點(diǎn)會造成漏電流，從而增加靜態(tài)電流。用功能測試方法可能很難檢查出來。IDDQ 測試方法就是利用上述特點(diǎn)來工作的，它對器件的靜態(tài)電流進(jìn)行參數(shù)測試，檢查實(shí)測值是否偏離標(biāo)稱值。這種測試方法能夠檢查出哪怕是最全面的功能

11、測試也無法查出來的缺陷，包括那些不會馬上引起功能出錯，但會造成器件壽命變短的缺陷。這些缺陷不會立即影響電路或系統(tǒng)的邏輯功能，但在器件工作一段時間之后就會顯現(xiàn)出來，采用這種器件會很大程度的影響系統(tǒng)的可靠性。IDDQ 測試的基本過程是：測試圖形施加；等待瞬變過程消失；檢查靜態(tài)IDDQ 是否超過閉值。IDDQ 測量方法分為片外測量和片內(nèi)測量兩種。片外測量是常用的測量方法，其方案可分為交流和直流兩種。片外電流測試存在測試速度低、測量分辨率不高、測試設(shè)備泄漏電流影響等缺點(diǎn)，電流探頭的LRC 效應(yīng)、測試設(shè)備的延遲和探頭尺寸的限制等也影響測量效果，片內(nèi)測試則可以有效地解決這些問題，它是在被測器件內(nèi)部設(shè)計(jì)一個附加電路，對流過的電源電流進(jìn)行處理，然后輸出一個信號，指出該器件是否正常。IDDQ 測試的優(yōu)點(diǎn)是它與故障在電路中的