1、第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 第第9講講 TMS320C54x的引腳功能、流水線的引腳功能、流水線結構和外部總線結構結構和外部總線結構 9.1 TMS320C54x的引腳和信號說明的引腳和信號說明 9.2 流水線結構（不講）流水線結構（不講） 9.3 外部總線結構外部總線結構 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 9.1 TMS320C54x的引腳和信號說明的引腳和信號說明 TMS320C54x DSP基

2、本上都采用超薄的塑料或陶瓷四方扁平封裝(TQFP)，也有其他封裝形式。圖9-1所示是TMS320C541的引腳圖。本節重點描述TMS320C541芯片的引腳功能。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-1 TMS320C541的引腳圖 100 A999A898A797A696A595A494A393A292A191A090DVDD89VSS88VSS87CVDD86D1585A1484D1383D1282D1181D1080D979D878D777D676DVDDVSS1A10 2A11 3A12

3、4A13 5A14 6A15 7CVDD8VSS9VSS10SVDD11READY 12PS13DS14IS15R/W 16MSTRB 17IOSTRB 18MSC 19XF20HOLDA 21IAQ 22HOLD 23BIO 24MP/MC 2575D574D473D372D271D170RS69X2/CLKIN68X167CLKOUT66VSS65CVDD64VSS63TMS62TCK61TRST60TDI59TDO58EMU1/OFF5756EMU055TOUT54CNT53CLKMD352CLKMD251CLKMD1D0VSS50VSS26CLKR 027CLKR 128FSR 029

4、3031323334VSS35CVDD36FSX137DVDD38VSS39DX140IACK41NMI42INT043444546CVDD474849FSR 1DR 0DR 1CLKX 0CLKX 1INT1INT2INT3DX0FSX0第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 1 地 址 、 數 據 總 線 及 其 控 制 信 號 A 15 A 0： 16位 地 址 總 線 ， 用 于 對 片 外 數 據 、 程 序 存 儲 器 及I/O尋 址 。 D 15 D 0： 16位 數 據 總 線 。 在CP

5、U內 核 、 片 外 數 據 、 程 序 存 儲 器 或I/O器 件 之 間 傳 送 數 據 。 DS、PS、IS： 數 據 、 程 序 和I/O空 間 選 擇 信 號 。 MSTRB、IOSTRB： 外 部 存 儲 器 、 I/O空 間 選 通 信 號 。 REA D Y 、 R/W： 數 據 準 備 好 及 讀 寫 信 號 。 HOLD、HOLDA： 保 持 輸 入 信 號 、 保 持 響 應 信 號 。 MSC： 微 狀 態 完 成 信 號 。 IAQ： 指 令 獲 取 信 號 。 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流

6、水線結構和外部總線結構 2初始化、中斷和復位信號 0INT3INT：外部可屏蔽中斷請求信號。 IACK：中斷響應信號。 NMI：非屏蔽中斷請求信號。 RS：復位信號。 MP/MC：微處理器/微型計算機方式選擇引腳。 CNT：I/O電平選擇引腳。 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 3 多 處 理 信 號 BIO： 控 制 分 支 轉 移 的 輸 入 信 號 。 XF： 外 部 標 志 輸 出 端 (軟 件 可 控 信 號 )， 可 用 于 指 示DSP狀 態 和 同 其他CPU握 手 。 第第5 5章

7、章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 4振蕩器及定時信號 CLKOUT、TOUT：主時鐘輸出信號、定時器輸出信號。 CLKMD1CLKMD3：3個外部/內部時鐘工作方式輸入信號，可以預置DSP的時鐘比。 X2/CLKIN、X1：晶振到內部振蕩器的輸入引腳、內部振蕩器到外部晶振的輸出引腳。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 5主機接口(HPI)信號(TMS320C542/545/548等具有)HD0HD7：HPI雙向并行數據

8、總線。HCNTL0、HCNTL1：HPI控制信號。HBIL：HPI字節確認輸入。HCS：HPI 片選信號。 1HDS、2HDS、HAS：HPI 數據選通信號、地址選通信號。 HR/W、HRDY：HPI 讀/寫信號、HPI 準備好信號。 HINT：HPI 中斷輸出信號。 HPIENA：HPI 模塊選擇信號。 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 6串口信號 CLKR0、CLKR1：接收時鐘。 CLKX0、CLKX1：發送時鐘。 DR0、DR1：串行口數據接收端。 DX0、DX1：串行口數據發送端。 FSR

9、0、FSR1：用于接收輸入的幀同步脈沖。 FSX0、FSX1：用于發送的幀同步脈沖。 7電源信號 CVDD、DVDD、VSS：CPU內核電源電壓、I/O引腳的電源電壓和器件地。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 8IEEE 1149.1測試引腳 TCK：測試時鐘。 TMS：測試方式選擇端。 TRST：測試復位信號。 TDI、TDO：測試數據輸入/輸出端。 EMU0、EMU1/OFF：仿真器中斷 0 引腳、仿真器中斷 1 引腳/關斷所有的輸出端。 第第5 5章章 TMS320C54xTMS320C54x

10、的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 9.2 流流 水水 線線 結結 構（不講）構（不講） 1流水線概述 指令流水線包括執行指令時發生的一系列總線操作。TMS320C54x的流水線有6個獨立的階段：程序預取指、取指、指令譯碼、尋址、讀和執行指令。由于這6個階段是獨立的，因此這些操作有可能重疊。在任意給定的周期里，可能有16條不同的指令是激活的，每一條指令都處于不同的階段。圖5-2說明了對于單字、單周期指令，在沒有等待狀態情況下6級流水線的操作。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和

11、外部總線結構 圖5-2 6級流水線的操作 NCLKOUT1預取指P取指F譯碼D尋址A讀R執行XN1N2N3N4N5N1NN1N2N3N4N2N1NN1N2N3N3N2N1NN1N2N4N3N2N1NN1N5N4N3N2N1N第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖5-2 6級流水線的操作 這6級流水線的功能如下： 預取指(Prefetch)：將所要取指的地址放在程序地址總線(PAB)上。 取指(Fetch)：從程序總線(PB)上取指令字，并裝入指令寄存器(IR)。 譯碼(Decode)：對IR中的內容譯

12、碼，產生執行指令所需要的一系列控制信號。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 尋址(Access)：數據地址產生單元(DAGEN)在數據地址總線(DAB)上輸出讀操作數的地址。如果還需要第二個操作數，則在另一個數據地址總線(CAB)上也裝入適當的地址，同時更新間接尋址方式中的輔助寄存器和堆棧指針(SP)。 讀(Read)：從數據總線(DB)和控制總線(CB)上讀操作數。 執行(Execute)：從數據總線(EB)上寫數據。 6條單字、單周期指令的流水線操作如圖5-3所示。第第5 5章章 TMS320C5

13、4xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖5-3 6條指令的流水線的操作 100P1101F1P2102D1F2P3103A1D2F3P4104R1A2D3F4105X1R2A3D4106X2R3A4107X3R4108X4109110P5F5D5A5R5X5P6F6D6A6R6X6LDADDSTLSUBMPYSTL指令周期完整的流水線第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 2雙尋址存儲器和流水線 TMS320C54x片內的雙尋址存儲器(DARAM

14、)分成若干獨立的存儲器塊，允許CPU在單個周期內對其訪問兩次。下列情況下訪問DARAM不會帶來時序上的沖突： 在單周期內允許同時訪問DARAM的不同塊。 當流水線中的一條指令訪問某一存儲器塊時，允許流水線中處于同一級的另一條指令訪問另一個存儲器塊。 允許處于流水線不同級上的兩條指令同時訪問同一個存儲器塊。 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 表5-1 訪問DARAM塊操 作 類 型訪 問 時 間利用PAB/PB取指前半周期利用DAB/DB讀取第一個數據前半周期利用CAB/CB讀取第二個數據后半周期利用

15、EAB/EB寫數據后半周期第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 3單尋址存儲器和流水線TMS320C54x片內有兩種形式的單尋址存儲器： 單尋址讀/寫存儲器(SARAM)。 單尋址只讀存儲器(ROM或DROM)。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 4流水線延時 TMS320C54x流水線允許CPU多條指令同時訪問CPU資源。由于CPU的資源是有限的，因此當一個CPU資源同時被一個以上流水線級訪問時，就會發生沖突

16、。有些沖突可以由CPU通過延遲尋址的方法自動消除，但有些沖突是不能防止的，需要由程序重新安排指令順序，或者插入NOP(空操作)指令加以解決。 對于下列存儲器映像寄存器，如果在流水線中同時對它們尋址，就有可能發生不能消除的沖突：第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 輔助寄存器(AR0AR7)； 重復塊長度寄存器(BK)； 堆棧指針(SP)； 暫存器(T)； 處理器工作方式狀態寄存器(PMST)； 狀態寄存器(ST0和ST1)； 塊重復計數器(BRC)； 存儲器映像累加器(AG、AH、AL、BG、BH和BL

17、)。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 9.3 外部總線結構外部總線結構 9.3.1 外部總線接口信號 TMS320C54x具有很強的系統接口能力，其總線分為內部總線和外部總線。 TMS320C54x的內部總線有1條PB，3條CB、DB和EB及4條PAB、CAB、DAB和EAB。片內總線采用流水線結構，可以允許CPU同時尋址這些總線。TMS320C54x DSP在片內可實現一個周期內6次操作。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線

18、結構和外部總線結構 TMS320C54x的外部總線由數據總線(D0D15)、地址總線(A0A15)和控制總線(11條)組成。其中，TMS320C548、TMS320C549具有23條地址總線。外部總線對外部存儲器的訪問最快只能達到每周期進行一次尋址。下面介紹控制信號的功能。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 9.3.2 外部總線控制性能 1等待狀態發生器 當希望TMS320C54x與外部慢速器件相互接口時，必須要有等待狀態。在CPU讀/寫外部存儲器或端口時，通過增加等待狀態，可以加長CPU等待響應的時

19、間。具體地說，對每個等待狀態，CPU等待一個附加的周期(一個CLKOUT周期)。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 TMS320C54x有兩種可選擇的等待狀態： 軟件可編程等待狀態發生器。利用它能夠產生07個等待狀態。 READY信號。利用該信號能夠由外部控制產生任何數量的等待狀態。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 1) 軟件可編程等待狀態發生器 軟件可編程等待狀態發生器能夠延遲外部總線最多至7個周期與外部

20、存儲器或I/O設備接口。軟件可編程等待狀態發生器不需要任何外部硬件設備。 軟件可編程等待狀態發生器的工作受到軟件等待狀態寄存器(SWWSR)的控制，它是一個16位的存儲器映像寄存器，在數據空間的地址為0028H。 將程序空間和數據空間分成兩個32 K字塊，I/O空間由一個64 K字塊組成。這5個字塊空間在SWWSR中都相應地有一個3位字段，用來定義各個空間插入等待狀態的數目。SWWSR的結構如圖5-4所示。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-4 SWWSR的結構 1514 1211 98 65

21、32 0保留XPA(僅TMS320C548)I/OHi DataLow DataHi ProgLow ProgRR/WR/WR/WR/WR/W第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 上述SWWSR的各3位字段規定的插入等待狀態的最小數為0(不插入等待周期)，最大數為7(111B)。其中： Low Prog：定義對0000H7FFFH的程序空間訪問時插入的等待狀態數。 Hi Prog：定義對8000HFFFFH的程序空間訪問時插入的等待狀態數。 第第5 5章章 TMS320C54xTMS320C54x的引腳

22、功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 Low Data：定義對0000H7FFFH的數據空間訪問時插入的等待狀態數。 Hi Data：定義對8000HFFFFH的數據空間訪問時插入的等待狀態數。 I/O：定義對0000HFFFFH的I/O空間訪問時插入的等待狀態數。 第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 2) 利用READY信號產生等待狀態 TMS320C54x的系統有各種各樣，僅有軟件等待狀態是不夠的。如果外部器件要求插入7個以上的等待周期，則可以利用硬件READY線來接

23、口。READY信號由外部慢速設備驅動控制，對DSP來說是輸入信號。當READY信號為低電平時，表明外部設備尚未準備好，TMS320C54x將等待一個CLKOUT周期，并再次校驗READY信號；在READY信號變為高電平之前，TMS320C54x將不能連續運行，一直處于等待狀態。因此，如果不用READY信號，應在外部訪問期間將其上拉到高電平。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 2分區轉換邏輯 可編程分區轉換邏輯允許TMS320C54x在外部存儲器分區之間切換時，不需要外部為存儲器插入等待狀態。當跨越程序

24、或數據空間內部存儲器分區界線時，可編程分區轉換邏輯會自動地插入一個周期，這個額外周期的作用是防止總線沖突，保證在其他設備驅動總線之前，存儲器設備可以結束對總線的占用。存儲器塊的大小在塊切換控制存儲器(BSCR)中定義。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-5 BSCR的結構 15 121110 210BNKCMPPSDS保留位BHEXIOR/WR/W R/WR/W第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 分區轉

25、換邏輯由分區轉換控制寄存器(BSCR)定義，它是一個16位的存儲器映像寄存器，在數據空間的地址為0029H。BSCR的結構如圖9-5所示。 表9-2（略）列出了TMS320C54x分區轉換控制寄存器各字段功能的詳細說明。第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 5.3.3 外部總線接口時序圖 1存儲器尋址定時圖 圖5-6是存儲器讀讀寫操作定時圖。在此圖中，雖然外部存儲器寫操作要花兩個機器周 期 ， 但 每 次 在 同 一 分 區 中 來 回 讀( 保持低電平)都是單周期尋址。 MSTRB第第5 5章章 TM

26、S320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-6 存儲器讀讀寫操作定時圖 CLKOUTA(150)D(150)R/WPSDSMSTRBReadWrite dataRead第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-7給出了存儲器寫寫讀操作定時圖。注意，圖中 由低變高后，寫操作的地址線和數據線繼續保持約一個半周期有效。每次存儲器寫操作要花兩個機器周期，而緊跟其后的讀操作也要兩個機器周期。MSTRB第第5 5章章 TMS320C54xTM

27、S320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-7 存儲器寫寫讀操作定時圖CLKOUTA(150)D(150)R/WDS, PSISMSTRBAssuming that an I/O write preceded the first memory writeWrite dataWrite dataRead第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 2I/O尋址定時圖 對I/O設備讀/寫操作要持續兩個機器周期，在此期間，地址線變化一般都發生在CLKOUT的下降沿(

28、若I/O尋址前是一次存儲器尋址，則地址變化發生在上升沿)。 低電平有效是從CLKOUT的一個上升沿到下一個上升沿，持續一個機器周期。圖5-8是并行I/O口讀寫讀操作定時圖，圖中I/O讀/寫操作都是兩個機器周期。IOSTRB第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 圖9-8 并行I/O口讀寫讀操作定時圖 I/O ReadI/O WriteCLKOUTA(150)R/WISIOSTRB第第5 5章章 TMS320C54xTMS320C54x的引腳功能、流水線結構和外部總線結構的引腳功能、流水線結構和外部總線結構 3外部總線復位定時圖 圖9-9是TMS320C54x外部總線復位定時圖。當TMS320C54x進行復位和對硬件初始化時，復位輸入信號 至少必須保持兩個CLKOUT周期的低電平。復位響應