1、西安電子科技大學碩士研究生課程考試試卷科目集成電路封裝與測試題目硅通孔（TSV工藝技術學 號 1511122657 班級111504姓名馬會會任課教師包軍林評卷人簽名注意事項1 .考試舞弊者做勒令退學或開除學籍2 .用鉛筆答題一律無效（作圖除外）3 .試題隨試卷一起交回硅通孔TSV工藝技術1511122657 馬會會摘要:本文主要介紹近幾年封裝技術的快速發展及發展趨勢。簡單介紹了 TSV技術的發展前景及其優勢。詳細介紹了硅通孔工藝以及其關鍵技術。并針對 TSV 中通孔的形成，綜述了國內外研究進展，提出了干法刻蝕、濕法刻蝕、激光鉆孔 和光輔助電化學刻蝕法(PAECE)等四種TSV通孔的加工方法、

2、并對各種方法 進行了比較，提出了各種方法的適用范圍。關鍵詞：后摩爾時代；封裝技術；TSV;硅通孔Abstract:This paper mainly introduces the rapid development and development trend of packaging technology in recent years.In the brief introduction of several vertical packaging technology, the paper focuses on the development of TSV technology and its

3、 advantages. The technology of Si - through hole and its key technologies are introduced in detail. In this paper, the research progress of TSV was summarized, and the method of dry etching, wet etching, laser drilling and photo assisted electrochemical etching (PAECE) was proposed, and four kinds o

4、f TSV through hole were compared.Keywords： Post Moore era; packaging technology; TSV; silicon through hole引言集成電路技術在過去的幾十年里的到了迅速的發展。集成電路的速度和集成 度得到了很大的提高并且一直遵循摩爾定律不斷發展，即單位集成電路面積上可容納的晶體管數目大約每隔18個月可以增加一倍。然而，當晶體管尺寸減小到 幾十納米級后，想再通過減小晶體管尺寸來提升集成電路的性能已經變得非常困 難，要想推動集成電路行業繼續遵循摩爾定律發展就不得不尋求新的方法。自從集成電路發明以來，芯片已無可辯駁

5、地成為電子電路集成的最終形式。 從那以后，集成度增加的速度就按照摩爾定律的預測穩步前進。摩爾定律的預測在未來若干年依然有效的觀點目前仍然被普遍接受，然而，一個同樣被廣泛認同峰和設小成本例何帆U如fl-rn端民面卻苜長期發展路罐WLP 、-J-LCO'I'SOP 、TQ1- p. sor sTQfP件前的問題*唯.納米能新忖T.新技術.新地揭一 性樓也怩3i> l ech.FHG A C| *功能.祝* *3D SOC成SOC?nm 13b M 州 MbiT駕但弗針嫡孔 QKP1970年 Jftiflit |典2旬：M00年301。T工加處年后rI>IP ViA BC

6、iA 1 M( MSIP由加.也瓜時小隔過"苴本嫉"海忡立曲拔* l”-V族tG*納米線瓶*伯 rjSwrt Jz絳的持內依本 健炳興評炳也門內境咬 它度。孑M料件暨IH方整郵性列徵K面電主制的觀點是，物理定律將使摩爾定律最初描述的發展趨勢停止。 在這種情況下，電 子電路技術和點路設計的概念將進入一個新的發展階段， 互連線將在重要性和價 值方面得到提升。在被稱作“超越摩爾定律”的新興范式下，無論是物理上還是 使用上，在z軸方向組裝都變得越來越重要。目前在電子封裝業中第三維正在被 廣泛關注，成為封裝技術的主導。圖1封裝的技術演變與長期發展圖Fig ITechnical evo

7、lution and long term development of packaging3D(three-dimensional)集成電路被認為是未來集成電路的發展方向，它通過使集成芯片在垂直方向堆疊來提高單位面積上晶體管數量，使得在相同工藝下 芯片的集成度可以大大的提高。以前實現三維集成電路堆疊的主要方法是絲焊工 藝和倒裝芯片工藝，它們都是將分立集成電路進行簡單的垂直方向上的堆疊，芯片間的互連是通過芯片管腳片外簡單對接實現的，雖然這也實現了芯片的三維堆 疊，如圖1.1中左圖所示，但是該互連方式使得芯片間連線依然較長，并不是 真正意義上的三維集成電路，而“穿透硅通道 (Through-Sil

8、icon Vias) ”技術的 出現才使實現真正緊密集成多塊芯片的三維集成電路成為了可能，如圖1.1右圖所示，TSV使得各芯片間互連線更短了，而且互連線都在芯片的內部，這樣受 到的干擾也比互連線在外部小得多1。圖2運用引線鍵合(左)和 TSV (右)的3D集成電路Fig 2 3D integrated circuits with wire bonding (left) and TSV (right).TSV技術可以使集成電路的性能從多個方面得到很大的提升。TSV技術能很好地提高集成電路的集成度；能大大縮短了集成電路之間連線，進而使延時和功 耗都得到了顯著地減小；同時，TSV技術還能把不同工藝材

9、料和不同的功能模塊 集成到一起，給芯片整體性能優化帶來很大方便。這些顯著的優勢都使得TSV技術近年來成為熱門的研究領域。1 3D集成中的TSV技術3D集成并不是一個嶄新的概念，早在1967年美國RC慫司就已經提出這種想 法，并且有少數電子產品就使用了量身定做的3D封裝方式，但可惜3D封裝的概念還沒有主流技術。隨著市場對產品功能與性能需求和挑戰的急速增加，傳統ZD 集成技術的瓶頸問題越來越突出,3D集成技術才被人慢慢從新重視起來。1989年，日本東北大學的Koyanagi等人首次提出一種制造3D集成電路的工藝方法， 即將晶圓與另一片厚的晶圓連結起來后，從晶圓的背后將其磨薄5 o 1995年他們又

10、開發了用poly-Si材料制作多層TSV的技術。目前3D集成技術被認為是未來 集成技術的發展方向，并可以使摩爾定律繼續有效的有力保證。在實現 3D集成 的技術中，硅通孔(Through Silicon Via,TSV) 技術扮演者極其重要的關鍵角色，它使得3D互連成為可能。它不僅可以作為3D集成電路中信號的通道，也可以 作為3D集成電路中散熱的通道。具體來講,TSV就是用來連通硅晶圓上下兩邊的通孔，并在通孔中關注導體 形成互連線。具體灌注的導體可以根據其應用目的而定，如Cu,W以及poly-si,并用絕緣層(通常為SiO2)將TSV導體與基底隔離開來.而這層絕緣層也將給TSV引入主要的寄生電容

11、以及影響TSV的熱性能。同時，TSV導體與通孔壁之間還會有一層很薄的阻礙層（如Ta）,用來阻止TSV導體的金屬原子向硅基底滲透。由3D 工藝流程確定TSV的發展路線圖。表1 TSV尺寸發展路線Table 1 development route of TSV dimensions全局TSV（主要應用于W2W, IAW或者b2D的3D集成）2009-20122012-2015最小TSV直卷一24/m最小TSV間距8-16jLtm4-8/m最小TSV深度20-50m20-50m最大TW長寬比5:1-10:110:1-20:1中攣局域TSV（主襄應用于W2W的3D集戌）2009-20122012-20

12、15最小TSV直役1 -2/jtri0.8-1.5/jm最小T5V間距2-4xmft/hTSV深度6-6*lQfnn最大TSV長寬比5:170:110:1-20:1TSV （through silicon via）技術是穿透硅通孔技術的縮寫，一般簡稱硅通孔 技術。采用硅通孔TSV技術的3D集成方法能提高器件的數據交換速度、減少功耗以及提高輸入/輸出端密度等方面的性能6 o采用TSV技術也可以提高器件的良率，因為大尺寸芯片可以分割為幾個功能模塊的芯片（小尺寸芯片具有更高 的器件良率），再將它們進行相互堆疊的垂直集成，或者將它們在同一插入中介 層上進行彼此相鄰的平面集成。硅通孔技術（TSV）是通過

13、在芯片和芯片之間、晶圓與晶圓之間制作垂直導 通，實現芯片之間互連的最新技術。 它將集成電路垂直堆疊，在更小的面積上大 幅提升芯片性能并增加芯片功能。與以往的IC封裝鍵合和使用凸點的疊加技術不同。TSV能夠使芯片在三維方向上堆疊的密度最大，外形尺寸最小，并且大 大改善芯片速度和低功耗的性能。因此，業內人士將TSV稱為繼引線鍵合（Wire Bonding）、TAB和倒裝芯片FC之后的第四代封裝技術。圖3三代封裝技術Fig 3 Three generation packaging technology由于TSV工藝的內連接長度可能是最短的，因此可以減小信號傳輸過程中 的寄生損失和縮短時間延遲。TSV

14、的發展將受到很多便攜式消費類電子產品的 有力推動，這些產品需要更長的電池壽命和更小的波形系統。芯片堆疊是各種不同類型電路互相混合的最佳手段，例如將存儲器直接堆疊在邏輯器件上方。2 TSV技術的發展趨勢如圖1所示，近幾年TSV技術的發展迅速，2007年至2012年，TSV專利 數量持續穩步增長，TSV越來越受到關注。TSV逐步成為目前電子封裝技術中最引人注目的一種技術7。圖4 19922012年公開的TSV專利Fig 4 TSV open 19922012 patentsTSV技術將在垂直方向堆疊層數、硅片減薄、硅通孔直徑、填充材料、通孔 刻蝕等方面繼續向微細化方向發展。在垂直方向上堆疊層數由2

15、007年的3-7層裸芯片發展到2015年的514層裸芯片的堆疊。為使堆疊14層裸芯片的封裝仍 能符合封裝總厚度小于lmm的要求，在硅片減薄上，由2007年的20um50um勺 厚度減低至2015年的8um厚度。在硅通孔的直徑上，由2007年的4.0um縮小至 2015 年的 1.6um。TSV技術發展重點還包括工藝開發、三維Ic設計測試、多尺寸通孔技術以及靜電保護。3硅通孔工藝的分類和流程在實踐中實現硅通孔的過程有很多，大體可以分為三類：前段制程前先通 孔型是指在沒有做任何CMOSC藝前在空白硅片上制作通孔；后段制程后先通 孔型是指在CMOSS件即將完成和硅片減薄工藝前先制作通孔；后段制程后后

16、 通孔型是指器件硅片在通孔形成前先減薄到其最終厚度.先通孔技術通孔材料是 多晶硅；后通孔技術通孔材料是銅、鴇。TSV是通過銅填充或者銅的均勻性淀積進行制作的。其中，銅從通孔底部 和側壁同時開始生長。為了確保通孔頂部附近能夠進行速度較慢的放射狀生長以 獲得無孔洞填充結果，電鍍系統還采用了一些有機添加劑，以下是所用的工藝步驟：(1)通過刻蝕或者激光熔化在硅晶體中形成通孔(2)通過PECVD淀積氧化層(3)通過PVD、PECVD或MOCVD工藝淀積金屬粘附層/阻擋層/種子層； (4)通過電化學反應往通孔中淀積銅金屬(5)通過化學機械拋光或研磨和刻蝕工藝去除平坦表面上的銅金屬。如圖3.1所示為制作硅通

17、孔的基本流程圖絕級層TSY填充 金屬CuA硅片刻僅TSV減薄沉積絕緣層 鉆附層和種子層口竽園 $甲BCuTi/CuUlSn圖5制作硅通孔的基本流程圖Fig 5 The basic flow chart of making silicon through holeTSV技術不僅可以連接兩塊芯片內的不同核心，還能將處理器和內存不同部件連在一起，并通過大戶簽個微小的連線傳輸數據，比如在硅錯芯中，通過鉆出許多細微的孔洞并以鴇材料填充。就能夠得到TSM相比之下目前的芯片大多使用總線（BUS通道傳輸數據，容易造成堵塞、影響效率。更加節能也是TSV的特色之一。據稱，TSV可以將硅錯芯片的功耗降低大約 40%

18、另外，由于改用垂 直方式堆疊成“ 3D”芯片,TSV還能打打節約主板空間。盡管目前也有垂直堆疊 芯片，但都是通過總線互連，因此不具備TSV的高帶寬優勢，因為TSV是直接連 接頂部芯片和底部芯片的。4 TSV工藝中的關鍵技術使用TSV互連的3D芯片堆疊所需的關鍵技術包括8 : （1）通孔的形成；（2）絕緣層、阻擋層和種子層得淀積（3）銅的填充（電鍍）、去除和再分布引線（RDL 電鍍（4）晶圓減?。?）晶圓/芯片對準、鍵合與切片4.1 通孔制作技術4.1.1 干法刻蝕干法刻蝕是用等離子體進行薄膜刻蝕的一項技術，以等離子體形式存在的氣 體具有兩個特點：第一，與常態下的氣體相比，等離子體中的這些氣體的

19、化學活 性更強，為了更快的與材料發生反應以實現刻蝕去除的目的， 應當根據被刻蝕材 料的不同選擇合適的氣體；第二，為了達到利用物理能量轉移實現刻蝕的目的， 可以利用電場對等離子體進行引導和加速， 使得離子具有一定的能量，當其轟擊 被刻蝕物表面時，就會擊出被刻蝕物材料的原子。因此，干法刻蝕是晶圓片表面 物理和化學兩種過程相互平衡的結果，其中干法刻蝕又分為物理性刻蝕、化學性 刻蝕以及物理化學刻蝕三種。4.1.2 濕法刻蝕將晶片放置于液態化學腐蝕液中進行的腐蝕稱為濕法腐蝕，在腐蝕過程中， 腐蝕液通過化學反應將接觸的材料逐步侵蝕溶解掉。化學腐蝕的試劑包括很多 種，有酸性的、堿性的、以及有機腐蝕劑等。根據

20、選擇的腐蝕劑，又分為各向同 性腐蝕以及各向異性腐蝕劑。濕法腐蝕的一個很大的優點是成本低廉， 而且對于同一個圖形的硅晶圓在同 樣濃度溶液中的腐蝕過程是可以重復的， 只要找到同一圖形的硅晶圓、在同一配 比的溶液中刻蝕深度與時間的關系，便可以準確制作出一定厚度的超薄芯片。4.1.3 激光鉆孔由于激光具有高能量，高聚焦等特性，依據光熱燒蝕和光化學裂蝕原理形 成目前常用的兩種激光鉆孔方式，一種是二氧化碳激光鉆孔，另一種是UV激光 鉆孔。二氧化碳激光鉆孔是由光熱燒蝕機理在極短的時間以波大于760nm的紅外光將有機板材予以強熱融化或者氣化，使之被持續移除而成孔。UV激光鉆孔利用光化學裂蝕機理，通過發射位于紫

21、外線區的，激光波長小于400nm的高能量光子，使基板材料中長分子鏈高分子有機化合物的化學鍵撕裂，在眾多碎粒體積增大和外力抽吸下，使基材被快速移除，從而形成微孔。UV激光鉆孔不需要燒蝕的盲孔進行除膠渣工序，但是其加工方式為單孔逐次加工，在加工效率方面 大大落后于二氧化碳激光鉆孔，一般二氧化碳激光鉆孔的效率是 UV激光鉆孔的 45倍。如下圖所小。該芯片由8張晶圓疊層而成，芯片厚度僅為 560um。三星公司宣稱TSV的制作是由激光鉆孔完成9。圖6三星電子開發的16GB的NAND1閃存（2GBX 8）Fig 6 Samsung Electronics Development of the NAND 1

22、6GB flash memory （2GB x 8）但激光鉆孔技術也有其缺點和不足，參見如圖4.2，無法滿足未來更小孔徑高 深寬比TSV通孔制作；（1）硅熔化再快速凝固，易在通孔表面形成球形瘤，通孔內 壁粗糙度較大，難以淀積連續絕緣層/種子層;（2）通孔內壁亞表面熱損傷較大（圖 4.3），影響填充后孔的可能性；制作通孔尺寸精確度5um.圖7激光鉆孔形貌圖Fig7 Laser drilling topography上譚昆圖8激光鉆孔亞表面熱損傷區Fig 8 Laser drilling and surface thermal damage zone目前,激光鉆孔技術可以加工直徑10um的通孔，但

23、只適用于直徑大于25um的 硅通孔商用加工.隨著通孔直徑減小，為提高通孔精度和熱損傷，UV（紫外）激光已 取代紅外激光.激光鉆孔技術需要重點解決機械裝置移動精度低 可重復性低及生 產效率低降低亞表面熱損傷等問題10 o4.1.4 光輔助電化學刻蝕電化學刻蝕是一種采用液態腐蝕劑的濕法腐蝕工藝，它屬于濕法刻蝕技術。必須有空穴的參與才能實現硅溶解的過程， 為了實現定點刻蝕，通過光生空穴并 控制空穴的輸運過程將空穴輸送的反應點，這就是所謂的光輔助電化學刻蝕技 術。采用這種方法具有以下優點：第一，由于巧妙的利用了光能量激發硅片中的 空穴，并且能夠與電解液中帶有負電荷的電子發生化學反應而生成可溶性物質，

24、在除去被加工材料殘余的同時而沒有造成附產物堆積，因而不會影響深部加工； 第二，與一般刻蝕方法相比，得到結構的深寬比更大；第三，采用此方法不僅能 夠加工單個孔，還可以一次完成空陣列中所有孔的加工，因此，它是一種真正的并行加工的方法；第四，這種方法簡單明確，加工成本較低，并且容易搭建反應裝置，因此，非常適合實驗室研究1104.2 通孔側壁薄膜淀積技術完成金屬填充前必須淀積絕緣層，隔斷填充金屬和硅本體材料的電導通。 接著淀積粘附/擴散阻擋層和種子層金屬。粘附/擴散阻擋層阻擋填充金屬向絕緣 層和本體材料擴散，同時與絕緣層和種子層具有良好的粘附性。4.2.1 通孔側壁絕緣層淀積技術通孔內絕緣層材料有硅氧

25、化物、硅氮化物、聚合物等。不同絕緣層，需要 不同的淀積技術，如表4.1。PECVD技術淀積速率高，工藝溫度最低且膜層覆蓋 能力強，廣泛應用與淀積二氧化硅等絕緣層材料。真空氣相淀積Paylene作為硅通孔側壁絕緣層，在TSV工藝中也獲得廣泛使用。表2通孔側壁絕緣層淀積技術Table 2 Through hole wall insulation layer deposition technology淀積 j優缺點技術溫度式淀制速率均勻性 其他弛優化低呆好臺階司蓋 能力高CD而低不好臺階是茶 能力高1 R VIISiA,一為低好臺階湖淀 能力高PECVD150 -100較高好臺階網忠 能力局其空氣相

26、 淀相PriryHcnc<150高好介電常數 較低4.2.2通孔側壁粘附/擴散阻擋層和種子層金屬淀積技術通常TSV工藝采用電鍍銅工藝進行瞳孔填充。Cu在二氧化硅介質中擴散速度很快，易使其節電性能嚴重退化；銅對半導體的載流子具有很強的陷阱效應。 銅擴散到半導體本體材料中將嚴重影響半導體器件電性特征；銅和二氧化硅的粘附強度較差，必須在二者中間淀積一層Ta, TaN/Ta, TiN ,等擴散阻擋層，防止銅擴散并提高種子層得粘附強度。常見的淀積技術見表4.2。表3通孔側壁粘附/擴散阻擋層和種子層金屬淀積技術Table 3 Through hole wall adhesion / diffusio

27、n barrier layer and seed layer metal depositiontechnique優戰點技術tTtt溫度淀E時率均4批其他P DTh高低較差不適合仇山鼠控戢肘Ta, HW Cu.,加 Ct低轉而好臺階覆維 腌力高PtCVDTaN.UN帳好臺階檢幕 能力高4.3通孔填充技術銅的電阻率較小，稱為TSV通孔填充材料的首選。通孔銅填充技術有磁控 濺射、CVD、ALD （原子層淀積）、電鍍等。由于電鍍成本更低且淀積速度更快、 銅電鍍工藝成為TSV通孔填充首選。均勻銅電鍍技術已經被廣泛應用于低成本圓片級封裝， 電鍍時通孔側壁和底 部均勻生長，突出位置生長速度更快。如被用于深孔

28、填充，底部未完成填充時通 孔開口可能已封閉，就會形成電鍍空洞。顯然均勻電鍍工藝不適用于小孔徑、 高 深寬TSV深孔填充。為滿足無孔洞銅電鍍，開發了 “自底向上”電鍍工藝?！白缘紫蛏稀彪婂児に嚕婂儠r抑制通孔外表面的沉積速率而加速通孔內部 的沉積，通過開發特殊電鍍添加劑和電鍍設備結構、電場的特殊設計等技術手段來實現。裝第1界后圖8 “自底向上”電鍍技術原理圖Fig 8 "Bottom-up" electroplating technology principle diagram（1）強吸附力抑制劑，覆蓋在銅表面的原子位置來抑制表面銅沉積；（2）加 速劑的作用用來加速通孔底部銅

29、的沉積速率。（3）整平劑或增亮劑，抑制表面曲 率分布引起的高電場區域的沉積，抑制凸出表面位置的快速成核；（4）加速劑成分在通孔底部聚集起來抵消抑制劑的作用來加速通孔底部銅的沉積速率；（5）優化結構、電場特殊設計減小流體邊界層厚度，減小加速劑在晶圓表面的濃度降低 銅淀積速率；（6）采用周期脈沖反向電流進行電鍍、抑制通孔內壁尖銳表面生長。 4.4超薄晶圓減薄技術3D-TSV封裝技術需要將晶圓/芯片進行多層疊層鍵合，同時還必須滿足總 封裝厚度要求，必須對晶圓厚度減薄至30100um。傳統單一晶圓減薄技術（表4.3）無法滿足工藝要求，需要開發超薄晶圓減薄技術。當晶圓減薄至30um極限 厚度時，要求表面

30、和亞表面損傷盡可能小，一般采用機械磨削+CMP、機械磨削+濕法刻蝕、機械磨削+干法刻蝕、機械磨削+干法拋光等四種減薄工藝方案。表4晶圓減薄技術Table 4 Wafer thinning technology-r£機械已削cmp，法削他干法已觸干法施光i-率 同三舊泣三 村速環產晚生產，L化學蒙i液低發高in-HNarrhcooH 5-40 jim-nlin-1產DQs高l'i|CF涵SF*等1-4 pffiinin 1產生5Fh 較高 (It1-llLlulliK aah150mm、200mm、300mm尺寸晶圓減薄至150um時就會變得柔韌而谷易變 形或翹曲，為下步工序操

31、作帶來困難。目前業界的主流解決方案是采用一體機思 路：將晶圓的磨削、拋光、保護膜去除、劃片膜粘貼等工序集合在一臺設備內， 圓片從磨片一直到粘貼劃片膜為止始終被吸在真空吸盤上，始終保持平整狀態， 從而解決了工序間超薄晶圓搬送的難題。4.5芯片/晶圓疊層鍵合技術3D-TSV封裝技術需要將不同材料、不同種類、不同尺寸的裸芯片在垂直方 向上進行疊層鍵合，實現機械和電器互連。根據鍵合材料不同，主要有硅熔融鍵合、金屬熱壓鍵合、共晶鍵合、聚合物 鍵合等，參見表4.5.硅熔融鍵合溫度較高、工藝條件苛刻；聚合物鍵合熱穩定性 較差，較少用于3D-TSV封裝，金屬熱壓鍵合、共晶鍵合與現有半導體封裝工藝 設備兼容而被

32、廣泛米用。表5鍵合技術及工藝特點Table 5 Bonding technology and process characteristics錠令犍/謎合TZOY.L材料 原理溫度及優映點印觸機械跡會結合SiO-S。，I. 1而粗糙度<2 ran： 室溫工商總面平整度.構建舟清潔度；<6oo r I表面i砒處理.國火工時衣面機粒敏建工 t等國f 5,時優梢度軟高， 活化處理) 機械結合力較高，6. 溫%: kCu-Cu350. 4UU IC 電+機械 結合Au-Au '>3W)VAl.Si>577rAl.;Gc>419tAu Si>363大品電+機Wl

33、>356X'Au/Sn結合>27KcCu.Sti>231tSn Ai：>普1VPbSnVIK Ik聚合物聚酰亞機域9 r粘介胺.環板結合 320 <L高衣面平整I典2,表面無較化(中稠氣體處理. 工點而清潔度高 4納米級表而相槌度 壬逋北提高股熱.國沿VI體保護防止輯匕2.表面照貌要求低 工去面正氣化4對位希度要求不編5.利于融h 金工藝簡單.L表面平面旗7制施度嚶求低， 之時在面黑粒不敏也 工溫度低,工藝筒單 4機械強度低,高阻穩定性藕 5,聚合物固化時.她產生對位不也TSV互連尚待解決的關鍵技術難題和挑戰包括：(1)通孔的刻蝕一一激光vs.深反應離子刻

34、蝕(DRIE)(2)通孔的填充一一材料(多晶硅、銅、鴇和高分子導體等)和技術(電鍍、 化學氣相淀積、高分子涂布等)(3)工藝流程先通孔(via-first )或后通孔(via-last )技術(4)堆疊形式一一晶圓到晶圓、芯片到晶圓或者芯片到芯片(5)鍵合方式一一直接Cu-Cu鍵合、粘接、直接熔合、焊接和混合等(6)超薄晶圓的處理一一是否使用載體。如圖 7 所示，減薄(thinning )、鍵合(bonding)、孔的形成(TSVFormation )、 填孔材料(via filing )和工藝都是目前工藝研究的主要熱點。圖9 TSV工藝研究的主要熱點Fig 9 The main hot sp

35、ots of TSV process5結論與展望目前，通孔的制作、填充填料以及工藝流程和鍵合技術等是在應用TSV技術中面臨的主要挑戰。TSV封裝技術已經廣泛應用于存儲器、圖像傳感器以及 功率放大器等領域，雖然利用此技術還不能夠投入到大量的生產中。但是隨著科 學技術的不斷成熟和進步，已經逐步成為下一代集成電路的主流技術。TSV通孔加工技術主要包括濕法刻蝕、激光刻蝕、干法刻蝕以及光輔助電化學腐蝕四種 方法。四種方法各有優劣。其中前兩種方法不適用于大規?？钻嚵校?PAECE 法具有較大的深寬比、成本低廉以及試驗方法簡單易行等優點，表現出了很大的優勢。據國際半導體技術路線圖的預測，硅通孔技術將在垂直方向堆疊層數、硅品圓片厚度、硅穿孔直徑、引腳間距等方面繼續向微細化的方向發展。它將逐步由