1、、填空題1 .五個變量構成的所有最小項之和等于（）。2 .已知某數的二進制原碼表示為（110110）2,則其對應的8-bit補碼表示為（）23 .已知F（0,3）則F（）。A,B,C'M5人A,B,C4 .要使D觸發器按Q*Q'工作，則D觸發器的輸入D=（）。5 .用移位寄存器產生1101010序列，至少需要（）位的移位寄存器。、單項選擇題:A、B端的連接方式是（1.若要將一異或門當作反相器（非門）使用，則輸入端A. A或B中有一個接“ 0”C. A和B并聯使用D.2.組合電路的競爭冒險是由于（A.電路不是最簡C.電路中使用不同的門電路B. A 或B中有一個接“ 1不能實現）引

2、起的。B.電路有多個輸出D.電路中存在延時3.某一邏輯函數真值表確定后，下面描述該函數邏輯功能的表達式中，具有唯一性的是（）A.該邏輯函數的最簡與或式C.該邏輯函數的最簡或與式4 .若最簡狀態轉換表中，狀態數為 n,A . K log 2 n B . K5 .某計數器的狀態轉換圖如圖1所示,A. 八 B.五 C.三、組合電路分析：1 .求邏輯函數 F X Z X Y2 .已知邏輯函數F XY 7 （1,5,7）,X ,Y ,ZB.該邏輯函數的積之和標準型D.該邏輯函數的和之積式則所需狀態變量數 K為（）log 2 n C . K log 2 n其該計數器的模為（）四D.三X Y Z的最簡積之和

3、表達式。請寫出該函數的標準和（最小項之和）的整數.D . K log 2 n3 .找出邏輯表達式 F W Y W X對應的電路的所有靜態冒險。四、組合電路設計:1、試用一片三輸入八輸出譯碼器74X138和適當的與非門實現函數：畫出電路連接圖。譯碼器如右圖所示。2、一個多路復用器，具有 4個2位輸入總線P、Q、R、T, 3個選擇輸入端S2S0根據表1選定4個輸入總線中的一個來驅動 2位輸出總線 Y如圖2所示，可以使用一片 74x153 （四選一多路復用器）和一個碼轉換器實現該功能，試寫出圖2中“碼轉換器”對應的真值表和邏輯表達式S2S1S0選擇的輸入000P001P010P011Q100P101

4、P110R111T表1C1 （S2 S1） , C0 （S1 專S0）換器五、時鐘同步狀態機設計：1、寫出一個3位同步格雷（GRAY）碼計數器的轉移/輸出表:Q2Q1QC)Q2*Q1*Q0*Z圖22、構造J-K觸發器的應用表。已知某狀態機的轉移/輸出表如表2所示，寫出針對 J-K觸發器的激勵/輸出表表2：轉移/輸出表Q1Q0 X010001,010,00111,001,01101,100,01001,011,0Q1*Q0* , Z3、已知某狀態機針對 D觸發器的激勵QQ*JK000d011d10d111d0J-K觸發器的應用表/輸出表如表3所示，請導出最小成Q1Q0X01000d,1d,01d

5、,0d,0011d,d0,00d,d0,011d1,d0,1d1,d1,010d1,1d,0d0,1d,0J1K1, J0K0, Z激勵/輸出表Q1Q0X010 00 0 ,00 1 ,00 10 0 ,01 0 ,01 00 0 ,01 0 ,1D1D0 , Z表3:激勵/輸出表本激勵方程和輸出方程。D1Q0XQ1X,D0Q1Q0X六、時鐘同步狀態機分析：1、已知電路如-,圖3所示，寫出廠（FL電路的激勵方ClK程、轉移方程并建立轉移表2、已知某時序電路的轉移/輸出表如表4所示，請畫出與輸入波形對應的輸出Y的波形圖（設起始狀態為QiQo=00)Q1Q0A010001 , 000, 00101

6、 , 011, 01001 , 000, 11101 , 000, 1表4:轉移/輸出表Q1*Q0* , Y3、構造一個與圖4所示狀態圖等效的狀態/輸出表七、設計一個朗4ALY型序列檢測器，當且僅當輸CP1111111 « |SXYZ00011011S*狀態/輸出表/輸出表或狀態圖入X是1111或1101時，輸出Z為1。允許重疊。寫出最簡狀態比如:X :Z:0011011110000001001011110074x151構成的解：犬態/輸出表:含義SX01未收到1位有效碼AA,0B,0收到1個1BA,0c,0收到11CD,0E,0收到110DA,0B,1收到111EA,0E,1S*,Z74x163為同步清零，同步計數的4位二進制計數器，利用74x163和集成多路選擇器序列發生器電路如圖5所示。1）試分析當M=0和M=1時，電路中Q2Q1Q0的輸出序列以及計數器分別工作在幾進制2）寫出當M=0和M=1輸出Y處產生的序列解：1)M=0時，Q2Q1Q0的輸出序列為：00000101