1、復習 浮點加減運算浮點加減運算： 比較階碼大小并完成對階：比較階碼大小并完成對階：小階向大階看小階向大階看齊齊； 尾數進行加或減運算：尾數進行加或減運算：與定點加減法運算與定點加減法運算完全一樣完全一樣； 結果規格化：結果規格化：向左規格化、向右規格化向左規格化、向右規格化； 舍入處理：舍入處理：0舍舍1入法、恒置入法、恒置1法法； 溢出處理：溢出處理：判斷階碼的溢出判斷階碼的溢出。復習 浮點乘除運算浮點乘除運算 浮點乘法運算: 乘積的尾數是相乘兩數的尾數之積; 乘積的階碼是相乘兩數的階碼之和。 浮點除法運算： 商的尾數是相除兩數的尾數之商; 商的階碼是相除兩數的階碼之差。存儲器存儲器：用來：

2、用來存儲存儲程序和數據的程序和數據的記憶設備記憶設備。存儲介質存儲介質：具有兩種明顯區別且穩定的物理狀態，在外界的作：具有兩種明顯區別且穩定的物理狀態，在外界的作用下，能夠相互轉化；一種穩定狀態表示用下，能夠相互轉化；一種穩定狀態表示“0”，則另一種狀態，則另一種狀態表示表示“1”。目前主要采用。目前主要采用半導體器件半導體器件和和磁性材料磁性材料。存儲位存儲位或或存儲元存儲元：最小的存儲單位：最小的存儲單位一位二進制代碼一位二進制代碼存儲單元存儲單元：由若干個存儲元組成。：由若干個存儲元組成。半導體半導體存儲器存儲器磁表面磁表面存儲器存儲器存儲器存儲器（1）按）按存儲介質存儲介質分類分類:隨

3、機隨機存儲器存儲器順序順序/半順序半順序存儲器存儲器讀寫讀寫存儲器存儲器只讀只讀存儲器存儲器非永久非永久記憶的存儲器記憶的存儲器永久性永久性記憶的存儲器記憶的存儲器主主/輔輔助存儲器助存儲器高速緩沖高速緩沖/控制控制存儲器存儲器（2）按）按存取方式存取方式分類：分類：存儲器存儲器（3）按）按讀寫功能讀寫功能分類：分類： 存儲器存儲器（4）按）按信息可保存性信息可保存性分：分：存儲器存儲器（5）按）按系統作用系統作用分類：分類：存儲器存儲器對存儲器要求：容量對存儲器要求：容量大大、速度、速度快快、成本、成本低。低。多級存儲器體系結構：多級存儲器體系結構：高速緩沖存儲器高速緩沖存儲器、主存儲器主存

4、儲器和和外存儲器外存儲器；按按CPU是否可直接訪問，存儲器分為是否可直接訪問，存儲器分為：高速緩沖存儲器、主存儲器：高速緩沖存儲器、主存儲器：必須調入內存，才能被：必須調入內存，才能被CPU處理處理TTL門電路門電路（Transistor Transistor Logic）由由雙極性晶體管雙極性晶體管組成的集成門電路，其輸入級和輸出極均采用了三極管，稱為組成的集成門電路，其輸入級和輸出極均采用了三極管，稱為晶體管晶體管晶體管邏輯門電路晶體管邏輯門電路。MOS電路電路（Metal Oxide Semiconductor）金屬性氧化物半導金屬性氧化物半導體電路，由體電路，由MOS管（管（單極性場效

5、應管單極性場效應管）組成的集成門電路，）組成的集成門電路，其有三種類型：其有三種類型：PMOS電路電路，NMOS電路電路，CMOS電路電路。高速緩沖存儲器高速緩沖存儲器：又稱：又稱“cache”，由由TTL半導體材料組成。存半導體材料組成。存取時間為取時間為到到，容量在，容量在到到。存放。存放。 CMOS電路電路（Complementary Metal Oxide Semiconductor）它是由它是由PMOS和和NMOS管組成的互補電路，其突出特點是功耗小，管組成的互補電路，其突出特點是功耗小，抗干擾能力強，穩定性好，速度快，但工藝較復雜。抗干擾能力強，穩定性好，速度快，但工藝較復雜。小容

6、量、快速存儲器小容量、快速存儲器位于位于CPU和內存之間，屬于和內存之間，屬于CPU可放在可放在CPU內部，也可作為單獨的模內部，也可作為單獨的模塊塊主存儲器主存儲器：簡稱：簡稱“主存主存”，由，由MOS半導體存儲器組成，存放半導體存儲器組成，存放。容量在。容量在到到，存取時存取時間為間為到到。外存儲器外存儲器：簡稱：簡稱“外存外存”，大容量，大容量輔助輔助存儲器；磁表面存儲存儲器；磁表面存儲器或光盤存儲器；存放器或光盤存儲器；存放。容量從。容量從到到，。存取速度為。存取速度為。其他功能的存儲器其他功能的存儲器：如微程序控制器的控存、在顯示和印刷：如微程序控制器的控存、在顯示和印刷輸出設備中的

7、字庫和數據緩沖存儲器。輸出設備中的字庫和數據緩沖存儲器。主要性能指標主要性能指標：存儲容量、存取時間、存儲周期和存儲器帶寬。字存儲單元存儲單元（存放一個機器字的存儲單元），相應地址為字地址字節存儲單元存儲單元（存放一個字節的存儲單元），相應地址為字節地址按按字尋址的計算機尋址的計算機：計算機中可編址的最小單位是機器字按按字節尋址的計算機尋址的計算機：計算機中可編址的最小單位是字節存儲容量存儲容量：存儲器中可容納的存儲單元總數；：存儲器中可容納的存儲單元總數； 單位：單位：B(Byte), KB, MB, GB, TB, PB。存取時間存取時間：又稱訪問時間，從啟動一次存儲器操作到：又稱訪問時間

8、，從啟動一次存儲器操作到 完成該操作所經歷的時間。完成該操作所經歷的時間。存儲周期存儲周期：連續兩次啟動同一存儲器操作需要的最小：連續兩次啟動同一存儲器操作需要的最小時間間隔。時間間隔。存儲周期存儲周期存取時間存取時間存儲器帶寬存儲器帶寬：單位時間存儲器所存取的信息量；：單位時間存儲器所存取的信息量； 度量單位：度量單位：位位/秒秒、字節字節/秒秒； 可靠性可靠性：在規定的時間內，存儲器無故障的概率。：在規定的時間內，存儲器無故障的概率。 用用平均無故障時間平均無故障時間MTBF功耗與集成度功耗與集成度：耗電的多少；單個芯片存儲容量；：耗電的多少；單個芯片存儲容量；性能性能/價格比價格比：衡量

9、存儲器經濟性能好壞的綜合性指標。：衡量存儲器經濟性能好壞的綜合性指標。 性能包括前述的各項指標。性能包括前述的各項指標。04012345672k-4 2k-3 2k-2 2k-12k-4321076542k-1 2k-2 2k-3 2k-4042k-4Big-endian assignmentLittle-endian assignmentApplying:IBM, MotorolaApplying:Intel, DEC例如：某計算機機器字長為例如：某計算機機器字長為32位位=48位位=4字節字節把一個字中地址為把一個字中地址為xx00的字節放在字中最小有效位上，稱的字節放在字中最小有效位上，

10、稱 “小小端端” 排序；放在最大有效位上則為排序；放在最大有效位上則為“大端大端”排序。排序。(Random Access Memory)：存儲單元的內容可隨機讀寫。存儲單元的內容可隨機讀寫。 優點優點：存取速度快、體積小、可靠性高、價格低廉。：存取速度快、體積小、可靠性高、價格低廉。 缺點缺點：斷電后信息即丟失。：斷電后信息即丟失。3.2.1 3.2.1 SRAMSRAM（Static RAMStatic RAM）存儲器存儲器 存儲器的核心和基礎，用來存儲一位二進制信息存儲器的核心和基礎，用來存儲一位二進制信息0或或1。 以六管以六管SRAM存儲元為例解釋工作原理，它是由兩個存儲元為例解釋工

11、作原理，它是由兩個MOS反相器交叉耦合而成的反相器交叉耦合而成的觸發器觸發器，用來存儲一位二進制代碼。，用來存儲一位二進制代碼。SRAM 靜態靜態MOS存儲器存儲器DRAM動態動態MOS存儲器存儲器MOS管的相關介紹管的相關介紹MOSMOS管截止：若柵極和源極之間的電壓為零，即管截止：若柵極和源極之間的電壓為零，即V VGSGS=0=0，則在漏極和源極之間有一個非常大的內阻，相當于則在漏極和源極之間有一個非常大的內阻，相當于不導通，處于斷開狀態；不導通，處于斷開狀態；MOSMOS管導通：若使管導通：若使V VGSGS大于某一正電壓（約大于某一正電壓（約2V2V），），則則MOSMOS管導通，漏

12、極和源極之間處于連通狀態。管導通，漏極和源極之間處于連通狀態。源極漏極柵極寫操作寫操作： 寫入寫入“1”時，使高、低電位分別加到時，使高、低電位分別加到A、B兩端，兩端，T1截止截止、 T2導通；地址線上無信號時，導通；地址線上無信號時， T5、T6、T7、T8都截止，都截止，T1、T2保持狀態不變，通過反相器使狀態保持狀態不變，通過反相器使狀態更加穩定。更加穩定。 寫寫“0 ”的情況完全類似。的情況完全類似。讀操作讀操作： 地址信息到達時，使地址信息到達時，使T5、T6、T7、T8導通，存儲導通，存儲元的信息被送到元的信息被送到I/O與與I/O線上，線上， I/O與與I/O線接上一個線接上一

13、個差動讀出放大器，從其電流方向，可以得出所存信息差動讀出放大器，從其電流方向，可以得出所存信息是是“1”或或“0”。也可。也可I/O或或I/O一端接到外部，看其一端接到外部，看其有無電流通過，得出所存信息。有無電流通過，得出所存信息。擴充：存儲芯片規格的表示在很多內存產品介紹文檔中，都會用MW的方式來表示芯片的容量。 M是該芯片中存儲單元的總數，單位是兆（英文簡寫M，精確值是1048576，而不是1000000）。 W代表每個存儲單元的容量，也就是SDRAM芯片的位寬（Width），單位是bit。圖3.2 基本的靜態存儲元陣列2、基本的靜態存儲元陣列 （1）存儲位元 （2）三組信號線 l地址線

14、 l數據線 l行線 l列線 l控制線 l地址譯碼器：行線26=64644=256 存儲位元存儲位元 由由存儲體存儲體、地址譯碼電路地址譯碼電路、讀寫電路讀寫電路和和控制電路控制電路等組成。等組成。 存儲體存儲體：存儲單元的集合。通常把各個字的同一位組織在一個：存儲單元的集合。通常把各個字的同一位組織在一個集成片中，同一位的這些字通常排成矩陣形式。集成片中，同一位的這些字通常排成矩陣形式。地址譯碼器地址譯碼器：把用二進制代碼表示的地址轉換成輸出端的高電位，把用二進制代碼表示的地址轉換成輸出端的高電位，用來驅動相應的讀寫電路，以便選擇所要訪問的存儲單元。用來驅動相應的讀寫電路，以便選擇所要訪問的存

15、儲單元。地址譯碼器的輸入信息來自地址譯碼器的輸入信息來自CPU的的地址寄存器地址寄存器（AR）。單譯碼結構單譯碼結構：地址譯碼器只有一個，譯碼器輸出為：地址譯碼器只有一個，譯碼器輸出為字選線字選線雙譯碼結構雙譯碼結構：兩個地址譯碼器，可減少選擇線條數：兩個地址譯碼器，可減少選擇線條數地址譯碼的兩種方式：地址譯碼的兩種方式：驅動器驅動器：一條：一條X選擇線要控制掛其上所有存儲元電路，選擇線要控制掛其上所有存儲元電路， 其所帶的電容負載很大，為此需加驅動器。其所帶的電容負載很大，為此需加驅動器。I/O電路電路：處于數據總線和被選用的單元之間，用于控：處于數據總線和被選用的單元之間，用于控 制被選中

16、的單元讀出或寫入，并具有放大信制被選中的單元讀出或寫入，并具有放大信 息作用。息作用。片選與讀片選與讀/寫控制電路寫控制電路：當需要大容量的存儲器時，需把：當需要大容量的存儲器時，需把存儲器片按照一定方式連接而成。在地址選擇時，首先存儲器片按照一定方式連接而成。在地址選擇時，首先要選片，此片所連接的地址線才有效。通常用要選片，此片所連接的地址線才有效。通常用地址譯碼地址譯碼器的輸出器的輸出和和一些控制信號一些控制信號來形成片選信息。來形成片選信息。輸出驅動電路輸出驅動電路：為擴展存儲器容量，需將幾個芯片的數：為擴展存儲器容量，需將幾個芯片的數 據線并聯使用，這同樣需要驅動電路。據線并聯使用，這

17、同樣需要驅動電路。基本的SRAM邏輯結構lSRAM芯片大多采用雙譯碼方式，以便組織更大的存儲容量。 l采用了二級譯碼：將地址分成x向、y向兩部分如圖所示。 存儲體（存儲體（2561288） l存儲陣列為三維結構，即256行128列8位 l通常把各個字的同一位集成在一個芯片（32K1）中，32K位排成256128的矩陣。8個片子就可以構成32KB。 l地址譯碼器 l采用雙譯碼的方式（減少選擇線的數目）。 lA0A7為行地址譯碼線 lA8A14為列地址譯碼線l讀與寫的互鎖邏輯讀與寫的互鎖邏輯 控制信號中CS是片選信號，CS有效時（低電平），門G1、G2均被打開。 OE為讀出使能信號，OE有效時（低

18、電平），門G2開啟，當寫命令WE=1時（高電平），門G1關閉，存儲器進行讀操讀操作作。 寫操作寫操作時，WE=0，門G1開啟，門G2關閉。 注意，門G1和G2是互鎖的，一個開啟時另一個必定關閉，這樣保證了讀時不寫，寫時不讀。讀周期讀周期: 讀周期與讀出時間是兩個不同的概念。讀周期與讀出時間是兩個不同的概念。讀出時間讀出時間是從給出是從給出有效地址到外部數據總線上穩定地出現所讀出的數據信息所經歷的有效地址到外部數據總線上穩定地出現所讀出的數據信息所經歷的時間。時間。讀周期時間讀周期時間則是存儲片進行兩次連續讀操作時所必須間隔的則是存儲片進行兩次連續讀操作時所必須間隔的時間，它總是大于或等于讀出時

19、間。時間，它總是大于或等于讀出時間。tAtRCtWCtW寫周期：實現寫操作，要求寫周期：實現寫操作，要求CS和和WE同時有效，同時有效，有效期間地址有效期間地址和數據信號不能變化和數據信號不能變化；為了保證；為了保證CS和和WE變為無效前能把數據變為無效前能把數據可靠的寫入，數據必須提前一段時間在數據總線上穩定存在；可靠的寫入，數據必須提前一段時間在數據總線上穩定存在；而在而在WE變為高電平后再經過一段時間地址信號才允許改變。變為高電平后再經過一段時間地址信號才允許改變。 二者之間傳遞的信息有：地址、數據、控制信息。二者之間傳遞的信息有：地址、數據、控制信息。 存儲容量擴充的方法：存儲容量擴充

20、的方法： 位擴展法位擴展法：只加大字長，而存儲器的字數與存儲器芯片：只加大字長，而存儲器的字數與存儲器芯片 字數一致，即字數一致，即字變長，字數不變字變長，字數不變。數據線條數據線條 數增加，地址線條數不變數增加，地址線條數不變。 字擴展法字擴展法：字數變多，字長不變字數變多，字長不變，地址線增加，數據線不，地址線增加，數據線不 變；變； 芯片的地址線、數據線、讀寫控制線并芯片的地址線、數據線、讀寫控制線并 聯，由片選信號區分各片地址。聯，由片選信號區分各片地址。 字位同時擴展法字位同時擴展法：需要容量：需要容量MN存儲器存儲器，使用的芯片為使用的芯片為 l k，則需要芯片個數為（則需要芯片個

21、數為（M/l）（）（N/k）A12D7D0A0CSCSCSA15A14CPU16K116K116K116K1D0-D32:4譯碼器譯碼器CSA0-A13復習 存儲器的存儲器的分類分類 存儲器的存儲器的分級結構分級結構： 高速緩沖存儲器、主存儲器、外存儲器 SRAM存儲器存儲器： 六管靜態存儲元 SRAM存儲器組成：存儲體、地址譯碼電路、讀寫電路和控制電路 SRAM的讀寫周期存儲器與存儲器與CPU連接連接：位擴展法、字擴展法、字位同時擴展法1、四管動態存儲元、四管動態存儲元 寫操作寫操作： 在在I/O與與I/O加相反電平，將信息送至加相反電平，將信息送至A，B端，存儲在端，存儲在T1，T2管的柵

22、極電容上，在一定時間可保管的柵極電容上，在一定時間可保持寫入的信息。持寫入的信息。 讀操作讀操作：讀出時先給出預充信號，使位線上的電容：讀出時先給出預充信號，使位線上的電容充電達到電源電壓。當地址信息到達時，充電的電容通充電達到電源電壓。當地址信息到達時，充電的電容通過導通的管自泄漏電荷，另一端通過充電的電容對沒有過導通的管自泄漏電荷，另一端通過充電的電容對沒有泄漏的管子充電，從而可以讀出信息，同時對存儲的信泄漏的管子充電，從而可以讀出信息，同時對存儲的信息刷新。息刷新。讀出過程同時是刷新過程讀出過程同時是刷新過程。 刷新操作刷新操作：存儲的信息電荷會泄漏，時間一長就丟：存儲的信息電荷會泄漏，

23、時間一長就丟失信息。為此必須按照一定的規律不斷給工作管充電，失信息。為此必須按照一定的規律不斷給工作管充電，補足柵極信息電荷。在刷新操作中的補足柵極信息電荷。在刷新操作中的“讀讀”稱為稱為“假假讀讀”。 利用電容存儲電荷原理，把管子數目再次減少，僅用利用電容存儲電荷原理，把管子數目再次減少，僅用一個電一個電容容C存儲信息，使用存儲信息，使用一個管子一個管子T1選擇即可。選擇即可。 四管和單管存儲元電路比較四管和單管存儲元電路比較： 四管電路四管電路：管子多，占用的芯片面積大，集成度低。：管子多，占用的芯片面積大，集成度低。 外圍電路簡單，刷新不需要另加外部邏輯。外圍電路簡單，刷新不需要另加外部

24、邏輯。 單管電路單管電路：管子少，集成度高。：管子少，集成度高。 需高鑒別力的放大器配合工作，外圍電路復雜。需高鑒別力的放大器配合工作，外圍電路復雜。 需需20根地址線，但其用根地址線，但其用10根地址線的根地址線的分時復用分時復用來傳遞來傳遞20位位地址信息，需要內部提供地址鎖存器。地址信息，需要內部提供地址鎖存器。 10位行地址線亦用于刷新地址，實現一行一行的刷新。位行地址線亦用于刷新地址，實現一行一行的刷新。 當某一行被選中時，則這一行的存儲元都被選通到當某一行被選中時，則這一行的存儲元都被選通到讀出放大讀出放大器器，在那里被鑒別且鎖存和重寫。但列譯碼器只選通，在那里被鑒別且鎖存和重寫。

25、但列譯碼器只選通1024個放大個放大器中的一個。器中的一個。 數據的輸出和輸入端是分開的，且有各自的鎖存器。數據的輸出和輸入端是分開的，且有各自的鎖存器。 讀周期讀周期：行地址必須在：行地址必須在RAS之前有效，列地址必須在之前有效，列地址必須在CAS之之前有效。由于地址鎖存器，所以在列地址保持后，讀寫周期完成前有效。由于地址鎖存器，所以在列地址保持后，讀寫周期完成之前，外界的地址總線可改變。之前，外界的地址總線可改變。 寫周期寫周期：要求寫命令必須在要求寫命令必須在RAS變高之前變高之前，或或CAS變高之前有變高之前有效。效。數據必須提前有效出現在數據總線上。數據必須提前有效出現在數據總線上

26、。 刷新周期刷新周期：在每次讀或寫周期時，選中的：在每次讀或寫周期時，選中的存儲元都被刷存儲元都被刷新。新。 刷新周期刷新周期：。 集中式集中式 分散式分散式 異步式異步式集中刷新方式RW刷新2刷新1RW128RWRW刷新間隔2ms讀寫/維持刷新過程/ 死區500ns500ns 把刷新間隔分為兩部分，前一部分進行把刷新間隔分為兩部分，前一部分進行，后一部分，后一部分。因為刷新。因為刷新時期不能進行讀寫操作，稱為時期不能進行讀寫操作，稱為死時間死時間。本方式適用于。本方式適用于高速存儲器。高速存儲器。用在實時要求不高的場合。2ms內集中安排所有刷新周期。集中式刷新集中式刷新分散刷新方式RW刷新2

27、刷新1RW128RWRW刷新間隔2ms500ns500ns存儲周期各刷新周期分散安排在存取周期中。用在低速系統中 把存儲系統周期分為兩半，前半段時間用來讀把存儲系統周期分為兩半，前半段時間用來讀/寫寫操作或維持信息，后半段用于刷新操作，經過一段時操作或維持信息，后半段用于刷新操作，經過一段時間把整個存儲器刷新一遍。該方式使整個系統讀寫速間把整個存儲器刷新一遍。該方式使整個系統讀寫速度降低，但刷新周期變短，且不存在死時間。度降低，但刷新周期變短，且不存在死時間。 分散式刷新分散式刷新異步刷新方式RW刷新1RWRW15.5微秒500nsRW128RW各刷新周期分散安排在2ms內每隔一段時間刷新一行

28、。每隔15.5微秒提一次刷新請求，刷新一行；2毫秒內刷新完所有行用在大多數計算機中。2ms128行15.5 微秒15.5微秒500ns【例【例2】 說明說明1M1位位DRAM片子的刷新方法，刷新片子的刷新方法，刷新周期定為周期定為8ms 。【解】解】 如果選擇一個行地址進行刷新，如果選擇一個行地址進行刷新， 刷新地址為刷新地址為A0A8，因因此這一行上的此這一行上的2048個存儲元同時進行刷新，即在個存儲元同時進行刷新，即在8ms內進行內進行512個周期的刷新。按照這個周期數，個周期的刷新。按照這個周期數，51220481 048 567，即對，即對1M位的存儲元全部進行刷新。刷新方式可采用：

29、在位的存儲元全部進行刷新。刷新方式可采用：在8ms中進行中進行512次刷新操作的集中式刷新，或按次刷新操作的集中式刷新，或按8ms51215.5s刷新一次的異步式刷新。刷新一次的異步式刷新。 1M=220 應有應有20根地址線，由于分時復用地址線，根地址線，由于分時復用地址線，用用10根即可，但上面電路設計卻用掉根即可，但上面電路設計卻用掉11根，其中行地根，其中行地址僅用了其中的址僅用了其中的9根，列地址用到根，列地址用到11根。根。 故有故有29=512行，行， 211=2048列，每行有列，每行有2048個存儲元。個存儲元。 DRAM刷新需要硬件電路支持，它們集成在一個芯片刷新需要硬件電

30、路支持，它們集成在一個芯片上，形成上，形成DRAM控制器，是控制器，是CPU和和DRAM間的接口電路。間的接口電路。組成部分：組成部分： 地址多路開關地址多路開關：選擇分時送出：選擇分時送出、及及。 刷新定時器刷新定時器：提供刷新請求。：提供刷新請求。 刷新地址計數器刷新地址計數器：采用：采用RAS刷新時，需要刷新地址計刷新時，需要刷新地址計數器。數器。 仲裁電路仲裁電路：讀寫請求和刷新請求同時產生時：讀寫請求和刷新請求同時產生時，裁決誰裁決誰優先。優先。 定時發生器定時發生器：向：向DRAM提供提供RAS、CAS及及WE，實現讀實現讀寫和刷新操作。寫和刷新操作。 問題問題： 半導體半導體RA

31、M是靠是靠_存儲存儲信息；而半導體信息；而半導體動態動態RAM靠靠_存儲信息。存儲信息。 答案：答案： 觸發器原理觸發器原理 電容存儲電荷原理電容存儲電荷原理 存儲器在進行讀寫操作時，首存儲器在進行讀寫操作時，首先必須先接受先必須先接受_信號，再接受信號，再接受_和和_信號信號, ,最后最后才在數據總線上進行信息交換才在數據總線上進行信息交換。答案：地址、片選和讀寫答案：地址、片選和讀寫例例1:1:用用21142114（1K1K4 4）SRAMSRAM芯片組成容量為芯片組成容量為4K4K8 8的存儲器。地址總線的存儲器。地址總線A15A15A0A0（低）（低）, ,雙向數據雙向數據總線總線D7

32、D7D0D0（低）（低）, ,讀讀/ /寫信號線寫信號線R/WR/W。給出芯片地址分配與片選邏輯給出芯片地址分配與片選邏輯, ,并畫出框圖。并畫出框圖。1.1.計算芯片數計算芯片數（1 1）先擴展位數，再擴展單元數。）先擴展位數，再擴展單元數。 2 2片片1K1K4 4 1K1K8 8 4 4組組1K1K8 8 4K4K8 8 8 8片片 （2 2）先擴展單元數，再擴展位數。）先擴展單元數，再擴展位數。 4 4片片1K1K4 4 4K4K4 4 2 2組組4K4K4 4 4K4K8 8 8 8片片 存儲器尋址邏輯存儲器尋址邏輯2.2.地址分配與片選邏輯地址分配與片選邏輯芯片內的尋址系統芯片內的

33、尋址系統( (二級譯碼二級譯碼) )芯片外的芯片外的地址分配地址分配與與片選邏輯片選邏輯為芯片分配哪幾位地址，為芯片分配哪幾位地址，以便尋找片內的存儲單以便尋找片內的存儲單元元由哪幾位地址形由哪幾位地址形成芯片選擇邏輯，成芯片選擇邏輯，以便尋找芯片以便尋找芯片存儲空間分配：存儲空間分配：4KB4KB存儲器在存儲器在1616位地址空間（位地址空間（64KB64KB）中占據）中占據任意連續區間。任意連續區間。64KB64KB1K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 41K1K4 4需需1212位地址位地址尋址：尋址：4KB4KBA A1515A

34、 A1212A A1111A A1010A A9 9A A0 0A11A11A0A00 0 0 0 0 0 0 0任意值任意值 0 0 0 0 1 1 1 10 1 0 1 1 1 1 11 0 1 0 1 1 1 10 1 0 1 0 0 0 01 0 1 0 0 0 0 01 1 1 1 0 0 0 01 1 1 1 1 1 1 1片選片選 芯片地址芯片地址 低位地址分配給芯片，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯1K1K1K1K1K1K1K1KA9A9A0A0A9A9A0A0A9A9A0A0A9A

35、9A0A0CS0CS0CS1CS1CS2CS2CS3CS3A A1111A A1010A A1111A A1010A A1111A A1010A A1111A A10103.3.連接方式連接方式（1 1）擴展位數）擴展位數4 1K4 1K4410 1K4 1K4410 1K4 1K44104 1K4 1K441044A9A0D7D4D3D044R/WA11 A10CS3A11 A10CS0A11 A10CS1A11 A10CS2（2 2）擴展單元數）擴展單元數 （3 3）連接控制線）連接控制線（4 4）形成片選邏輯電路）形成片選邏輯電路某半導體存儲器，按字節編址。其中，某半導體存儲器，按字節編

36、址。其中，0000H0000H 07FFH07FFH為為ROMROM區，選用區，選用EPROMEPROM芯片芯片（2KB/2KB/片）；片）；0800H0800H13FFH13FFH為為RAMRAM區，選用區，選用RAMRAM芯片（芯片（2KB/2KB/片和片和1KB/1KB/片）。地址總線片）。地址總線A15A15A0A0（低）。給出地址分配和片選邏輯。（低）。給出地址分配和片選邏輯。例例2:2:1.1.計算容量和芯片數計算容量和芯片數ROMROM區：區：2KB 2KB RAMRAM區：區：3KB 3KB 存儲空間分配：存儲空間分配：2.2.地址分配與片選邏輯地址分配與片選邏輯先安排大容量芯

37、片（放地址低先安排大容量芯片（放地址低端），再安排小容量芯片。端），再安排小容量芯片。便于擬定片選邏輯。便于擬定片選邏輯。共共3 3片片 A A1515A A1414A A1313A A1212A A1111A A1010A A9 9A A0 00 0 00 0 0 0 0 0 0 0 0 0 00 0 00 0 0 0 0 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 1 1 1 1 0 0 00 0 0 1 0 0 1 0 0 1 1 1 1 0 0 00 0 0 0 1 0 1 0 0 0 0 0 0 00 0 0 1 0 0 1 0 0 0 0 0 0低位地址分配給芯片

38、，高位地址形成片選邏輯。低位地址分配給芯片，高位地址形成片選邏輯。 芯片芯片 芯片地址芯片地址 片選信號片選信號 片選邏輯片選邏輯2K2K2K2K1K1KA10A10A0A0A10A10A0A0A9A9A0A0CS0CS0CS1CS1CS2CS2A A1212A A1111A A1212A A1111A A1212A A11115KB5KB需需1313位地位地址尋址尋址：址：ROMROMA12A12A0A064KB64KB1K1K2K2K2K2KRAMRAMA A1010A A1515A A1414A A1313為全為全0 01、用16K16位的SRAM芯片構成64K32位的存儲器。要求：（1

39、）總共需要多少片SRAM芯片？地址線共需多少位？數據線共需多少位？使用何種方式的譯碼器？（2）畫出該芯片組成的存儲器邏輯框圖。2、解：（1）所需芯片總數（64K32）（16K16）= 8片，因此存儲器可分為4個模塊，每個模塊16K32位，地址線共需16位，數據線共需32位，各模塊通過地址線A15、A14進行選片，用2：4譯碼器進行譯碼。（2）該芯片組成的存儲器邏輯框圖：1、FPM-DRAM：快速頁模式動態存儲器，它是根據程序的：快速頁模式動態存儲器，它是根據程序的局部性原理來實現的。讀周期和寫周期中，為了尋找一個確局部性原理來實現的。讀周期和寫周期中，為了尋找一個確定的存儲單元地址，首先由低電

40、平的行選通信號定的存儲單元地址，首先由低電平的行選通信號RAS確定行確定行地址，然后由低電平的列選信號地址，然后由低電平的列選信號CAS確定列地址。下一次尋確定列地址。下一次尋找操作，也是由找操作，也是由RAS選定行地址，選定行地址，CAS選定列地址，依此類選定列地址，依此類推。快速頁模式允許在選定的行中對每一個列地址進行連續推。快速頁模式允許在選定的行中對每一個列地址進行連續快速的讀操作或寫操作。快速的讀操作或寫操作。2、CDRAM（Enhanced DRAM）芯片芯片：在：在DRAM芯片上集成芯片上集成一個一個SRAM實現的小容量高速緩沖器，以改善芯片性能。實現的小容量高速緩沖器，以改善芯

41、片性能。 ： 首先，行地址先到，保存在行地址鎖存器和最后讀出行地址首先，行地址先到，保存在行地址鎖存器和最后讀出行地址鎖存器中，并將此行指定的所有內容送出保存到鎖存器中，并將此行指定的所有內容送出保存到SRAM中；然中；然后，列地址到達，保存到列地址鎖存器中，直接從后，列地址到達，保存到列地址鎖存器中，直接從SRAM中取中取出所選中的存儲單元；出所選中的存儲單元； 當下一次讀取時，輸入的行地址立即和最后讀出行鎖存器的當下一次讀取時，輸入的行地址立即和最后讀出行鎖存器的內容相比較，若相等，則命中，輸入的列地址直接從內容相比較，若相等，則命中，輸入的列地址直接從SRAM中中取出存儲單元，若不等，則

42、需重復前一步驟。取出存儲單元，若不等，則需重復前一步驟。（1）在）在SRAM讀出期間可同時對讀出期間可同時對DRAM陣列刷新；陣列刷新；（2）芯片內的數據輸出路徑與數據的輸入路徑是分開）芯片內的數據輸出路徑與數據的輸入路徑是分開的，允許在寫操作完成的同時來啟動同一行的讀操作。的，允許在寫操作完成的同時來啟動同一行的讀操作。（3）對猝發式讀取非常有利。）對猝發式讀取非常有利。 復習 DRAM存儲器存儲器： 四管動態存儲元、單管動態存儲元 DRAM的的刷新刷新： 集中式、分散式、異步式 高級高級的的DRAM： FPM-DRAM、CDRAMSDRAM：同步型動態存儲器。計算機系統中的CPU使用的是系

43、統時鐘，SDRAM的操作要求與系統時鐘相同步，在系統時鐘的控制下從CPU獲得地址、數據和控制信息。換句話說，它與CPU的數據交換同步于外部的系統時鐘信號，并且以CPU/存儲器總線的最高速度運行，而不需要插入等待狀態。其原理和時序關系見下一頁圖。DRAM通常用做主存儲器，其讀寫操作的正確性與通常用做主存儲器，其讀寫操作的正確性與可靠性至關重要。為此除了正常的數據位寬度，還可靠性至關重要。為此除了正常的數據位寬度，還增加了附加位，用于讀增加了附加位，用于讀/寫操作正確性校驗。增加的寫操作正確性校驗。增加的附加位也要同數據位一起寫入附加位也要同數據位一起寫入DRAM中保存。其原中保存。其原理如圖所示

44、。理如圖所示。1、ROM的分類的分類 最大優點：最大優點： ROM掩模式掩模式ROM（M）一次編程一次編程ROM（PROM）多次編程多次編程ROM熔絲燒斷型熔絲燒斷型PROMPN結擊穿型結擊穿型PROM光擦編程光擦編程ROM（EPROM）電擦編程電擦編程ROM（EEPROM）掩膜掩膜ROMROMPROM基本基本存儲電路存儲電路ROMROM定義定義優優 點點缺缺 點點掩模式掩模式數據在芯片制造過程數據在芯片制造過程中已確定中已確定可靠性和集可靠性和集成度高，價成度高，價格便宜格便宜不能重寫不能重寫一次編程一次編程用戶可自行改變產品用戶可自行改變產品中某些存儲元中某些存儲元可以根據用可以根據用戶需

45、要編程戶需要編程只能一次只能一次性改寫性改寫多次編程多次編程可以用紫外光照射或可以用紫外光照射或電擦除原來數據，然電擦除原來數據，然后再重新寫入新數據后再重新寫入新數據可以多次改可以多次改寫寫ROM中中的內容的內容ROMROM的分類的分類2 2、光擦可編程只讀存儲器（光擦可編程只讀存儲器（EPROMEPROM） （1）基本存儲元電路）基本存儲元電路 與普通與普通MOS電路不同的是：在電路不同的是：在S極和極和D極之間，有一個極之間，有一個由多晶硅做的柵極，被浮空的絕緣物二氧化硅包圍。由多晶硅做的柵極，被浮空的絕緣物二氧化硅包圍。 工作原理工作原理：管子制造好時，硅柵上沒有電荷，管子：管子制造好

46、時，硅柵上沒有電荷，管子內沒有導電溝道，內沒有導電溝道，D極和極和S極之間不能導通，極之間不能導通，表示表示“ 1 ” ；當兩端加上高壓時，擊穿兩極，有電子通過；當兩端加上高壓時，擊穿兩極，有電子通過絕緣層注入到硅柵，當擊穿的高壓撤去，因硅柵被絕絕緣層注入到硅柵，當擊穿的高壓撤去，因硅柵被絕緣層包圍，注入的電子無處泄露，兩極是導通的，緣層包圍，注入的電子無處泄露，兩極是導通的，表表示示“ 0 ” 。EPROM實例：實例：2716（2K8位）芯片位）芯片 芯片正常工作使用芯片正常工作使用+5V電源，片子脫機編程用電源，片子脫機編程用+25V電源；為了在片子沒有選中時功耗降低，設計一電源；為了在片

47、子沒有選中時功耗降低，設計一個個PD/PGM功率下降功率下降/編程輸入端，使編程輸入端，使EPROM輸出端輸出端工作在高阻狀態。工作在高阻狀態。【例例3】CPU的地址總線16根，雙向數據總線8根，控制總線中與主存有關的信號有MREQ(允許訪存，低電平有效)，R/W(高電平為讀命令，低電平為寫命令)。 主存地址空間分配如下： 08191為系統程序區，由只讀存儲芯片組成； 819232767為用戶程序區； 最后(最大地址)2K地址空間為系統程序工作區。 上述地址為十進制，按字節編址。 現有如下存儲器芯片： EPROM：8K8位; SRAM：16K1位，2K8位，4K8位，8K8位。 請從上述芯片中

48、選擇適當芯片設計該計算機主存儲器，畫出主存儲器邏輯框圖，注意畫出選片邏輯(可選用門電路及3 8譯碼器74LS138)與CPU 的連接，說明選哪些存儲器芯片，選多少片？【解解】主存地址空間分布如圖所示。根據給定條件，選用 EPROM：8K8位芯片1片 SRAM：8K8位芯片3片， 2K8位芯片1片。 3 8譯碼器僅用Y0，Y1，Y2，Y3和Y7輸出端，且對最后的2K8位芯片還需加門電路譯碼。 主存儲器組成與CPU的連接邏輯圖 由由INTEL公司于公司于90年代發明的一種高密度、非易失年代發明的一種高密度、非易失性的讀性的讀/寫半導體存儲器。寫半導體存儲器。特性：特性： 固有的非易失性；固有的非易

49、失性； 廉價的高密度：成本低，不需后援存儲器；廉價的高密度：成本低，不需后援存儲器； 直接執行：不從后援存儲器加載，可直接執行；直接執行：不從后援存儲器加載，可直接執行； 固態性能：低功耗、高密度且沒有機電移動裝置的固態性能：低功耗、高密度且沒有機電移動裝置的半導體技術；半導體技術；1、 閃速存儲器的邏輯結構（以閃速存儲器的邏輯結構（以28F256A為例為例 32K8） 增加了狀態控制、指令寄存器和編程增加了狀態控制、指令寄存器和編程/擦除定時器，擦除定時器，另外還有擦除電壓開關和編程電壓開關。另外還有擦除電壓開關和編程電壓開關。 三部分通過三組信號線連接，地址與控制總線發向存儲器和三部分通過

50、三組信號線連接，地址與控制總線發向存儲器和接口電路。接口電路。決定存儲器的決定存儲器的；決定存儲器的決定存儲器的。 CPU與存儲器速度不匹配，以及在一個與存儲器速度不匹配，以及在一個CPU周期中周期中需幾次到存儲器存取信息，從而限制了高速計算，故必需幾次到存儲器存取信息，從而限制了高速計算，故必須設法提高存儲器性能。須設法提高存儲器性能。 （1 1）采用新工藝或加大存儲器字長。）采用新工藝或加大存儲器字長。 （2 2）采用并行操作的雙端口存儲器。）采用并行操作的雙端口存儲器。 （3 3）在）在CPUCPU和主存之間插入和主存之間插入cachecache。 （4 4）每次存取更多信息。）每次存取

51、更多信息。 同一個存儲器具有兩組相互獨立的讀寫控制線路同一個存儲器具有兩組相互獨立的讀寫控制線路。 當當兩個端口的地址不同時兩個端口的地址不同時，在兩個端口上進行，在兩個端口上進行讀寫操作，一定讀寫操作，一定不會發生沖突不會發生沖突。 當兩個端口同時存取同一存儲單元時，便發生讀當兩個端口同時存取同一存儲單元時，便發生讀寫沖突，為此設置寫沖突，為此設置BUSY標志。由存儲器的仲裁邏輯標志。由存儲器的仲裁邏輯決定對哪個端口優先進行讀寫操作，而對另一個被延決定對哪個端口優先進行讀寫操作，而對另一個被延遲的端口置遲的端口置BUSY標志，即暫時關閉此端口。標志，即暫時關閉此端口。 優點：優點： 某個模塊

52、出現故障時，不影響其他模塊工作；存儲某個模塊出現故障時，不影響其他模塊工作；存儲器的容量擴充比較方便。器的容量擴充比較方便。 缺點：缺點： 各個模塊串行工作，存儲器的帶寬受到限制。各個模塊串行工作，存儲器的帶寬受到限制。連續地址分布在相鄰不同模塊內，而同一個模塊內連續地址分布在相鄰不同模塊內，而同一個模塊內的地址不連續。的地址不連續。 優點：優點： 對連續字的成塊傳送，容易實現多模塊流水式的并對連續字的成塊傳送，容易實現多模塊流水式的并行存取，能大大提高存儲器帶寬。行存取，能大大提高存儲器帶寬。00000001110100001111100001011111000111110000011100

53、000011110100010111100001111111缺點：缺點： 多個模塊必須協同工作，一個出現故障時，其他模多個模塊必須協同工作，一個出現故障時，其他模塊不能工作，且不便于存儲器容量的擴充。塊不能工作，且不便于存儲器容量的擴充。 四個模塊都有自己的四個模塊都有自己的、和和，各自以等同的方式與各自以等同的方式與CPU傳送信息。傳送信息。 CPU同時訪問四個模塊，由存儲器控制部件控制同時訪問四個模塊，由存儲器控制部件控制它們分時使用數據總線。它們分時使用數據總線。對于一個存儲模塊，從對于一個存儲模塊，從CPU給出訪存命令直到讀出信息仍然使用一個存儲周期給出訪存命令直到讀出信息仍然使用一個

54、存儲周期，而而對于對于CPU來說，可以在一個存取周期內連續訪問四來說，可以在一個存取周期內連續訪問四個模塊個模塊，各個模塊的讀寫過程將重疊進行，使存儲器，各個模塊的讀寫過程將重疊進行，使存儲器成為并行存儲器結構。成為并行存儲器結構。流水方式存取示意圖M0TM1M2M3M0T: T: 模塊存取周期模塊存取周期 總線傳輸周期總線傳輸周期 m: m: 存儲器交叉模塊數存儲器交叉模塊數時間時間字字 設模塊字長等于數據總線寬度，模塊存取一個字的存儲周設模塊字長等于數據總線寬度，模塊存取一個字的存儲周期為期為T，總線傳送周期為總線傳送周期為，存儲器的交叉模塊數為存儲器的交叉模塊數為m，為了實為了實現流水線

55、方式存取，應滿足現流水線方式存取，應滿足 ：T=m （m=T/為為） 交叉存儲器要求其模塊數必須大于或等于交叉存儲器要求其模塊數必須大于或等于m，以保證啟動以保證啟動某模塊后經某模塊后經m時間再次啟動該模塊時，它的上次存取操作已時間再次啟動該模塊時，它的上次存取操作已經完成。經完成。以交叉方式連續讀取以交叉方式連續讀取n n個字所需的時間為：個字所需的時間為：t1=T+(n-1)而順序方式存儲器連續讀取而順序方式存儲器連續讀取n個字所需時間為個字所需時間為:t2=nT：t1 t2 每塊容量為每塊容量為256K32位位，由，由8片片256K 4位的位的DRAM芯片組成，數據總線為芯片組成，數據總

56、線為32位，地址總線為位，地址總線為24位。位。 24位的地址，使存儲器按照位的地址，使存儲器按照“存儲體存儲體-塊塊-字字”進行尋址。進行尋址。A23A21用于存儲體選擇，用于存儲體選擇，1個存儲體為個存儲體為512 K32 ，全系統有，全系統有8個存儲體，個存儲體，A20A3用于模用于模塊中塊中256K個字選擇，個字選擇，A2用于模塊選擇，而用于模塊選擇，而CPU沒沒有有A1,A0位，代替的是位，代替的是4個字節允許信號個字節允許信號BE3BE0，以允許對以允許對A23A2指定的存儲字中字節指定的存儲字中字節/字字/雙字讀寫。雙字讀寫。 復習 只讀存儲器：只讀存儲器： 掩模式掩模式ROM、

57、一次編程、一次編程ROM、多次編程、多次編程ROM（EPROM、EEPROM） FLASH存儲器存儲器 并行存儲器：并行存儲器： 雙端口存儲器雙端口存儲器: :同一個存儲器具有兩組相互獨同一個存儲器具有兩組相互獨立的讀寫控制線路。立的讀寫控制線路。 多模塊交叉存儲器多模塊交叉存儲器: :連續地址分布在相鄰不同連續地址分布在相鄰不同模塊內，各個模塊都有自己的讀寫控制電路、模塊內，各個模塊都有自己的讀寫控制電路、地址寄存器和數據寄存器地址寄存器和數據寄存器，各自以等同的方式各自以等同的方式與與CPUCPU傳送信息。傳送信息。特點：根據任一存儲項特點：根據任一存儲項內容內容作為地址來進行存取作為地址

58、來進行存取。叫做叫做關鍵字（鍵）關鍵字（鍵）。 。 ：用來：用來存放檢索字存放檢索字，其位數和相聯存儲，其位數和相聯存儲器的存儲單元位數相等。器的存儲單元位數相等。 ：用來：用來存放屏蔽碼存放屏蔽碼，其位數和檢索寄存，其位數和檢索寄存位數相同。位數相同。 用關鍵字項作為檢索項，去檢索存儲器，對相符用關鍵字項作為檢索項，去檢索存儲器，對相符合的存儲單元內容進行讀寫操作。合的存儲單元內容進行讀寫操作。 ：存放按檢索項內容檢索存儲體中與：存放按檢索項內容檢索存儲體中與之符合的單元地址，其位數等于相聯存儲器的存儲單之符合的單元地址，其位數等于相聯存儲器的存儲單元數，每一位對應一個存儲單元。元數，每一位

59、對應一個存儲單元。 ：把檢索項和從存儲體中讀出的所有單：把檢索項和從存儲體中讀出的所有單元內容的相應位進行比較，如果某個存儲單元和檢索元內容的相應位進行比較，如果某個存儲單元和檢索項符合，就把符合寄存器的相應位置項符合，就把符合寄存器的相應位置“1”，表示該，表示該字已被檢索字已被檢索 。 ：存放讀出和寫入的代碼。：存放讀出和寫入的代碼。 ：由高速半導體存儲器構成。：由高速半導體存儲器構成。相聯存儲器相聯存儲器 訪問實例訪問實例 相聯存儲器在下面講到的相聯存儲器在下面講到的cache和虛擬存儲器中承和虛擬存儲器中承擔地址變換的角色，此外其在數據庫和知識庫，在語擔地址變換的角色，此外其在數據庫和

60、知識庫，在語音識別、圖像處理等領域也有應用。音識別、圖像處理等領域也有應用。0111匹配結果輸出寄存器屏蔽寄存器輸入寄存器01xx010000001110000100101001 CPU運行程序是一條指令一條指令執行的，指令運行程序是一條指令一條指令執行的，指令的地址是連續的，即的地址是連續的，即CPUCPU對內存的訪問在相對較短的對內存的訪問在相對較短的時間間隔內往往集中于某個局部時間間隔內往往集中于某個局部，特別是碰到循環、，特別是碰到循環、遞歸和反復調用的程序等更是如此。遞歸和反復調用的程序等更是如此。 在一小段時間內，最近被訪問過的程序和數據很在一小段時間內，最近被訪問過的程序和數據很