1、射頻定時發送器基本功能模塊的設計定時發送器是射頻控制模塊中的一個重要組成部分，用于產生需要定時發送的射頻控制信號：ad_on(模數轉換信號)、da_on(數模轉換信號)、apc(自動功率控制信號)、agc(自動增益控制信號)和afc(自動頻率控制信號)，再通過挑選兩個spi接口rf_spi和ad_spi把控制信號定時地傳送到射頻發送模塊。射頻定時發送器需要完成的四種基本功能分離是：定時發送、競爭發送、數據采樣時鐘分頻，以及apc_burst模式，1所示，本文將具體闡述這些基本功能模塊的設計原理。圖1 射頻定時發送器功能結構圖定時發送模塊射頻定時發送器的主要功能就是定時傳輸射頻控制信息，為了滿足

2、此功能，需要在模塊中設計兩個fifo：data fifo用于存儲射頻控制信息；time fifo用于存儲時光信息。模塊中設定當系統幀計數器與time fifo中存儲的某一時光相同時，就把與這個時光對應的射頻控制信息發送出去。因此還需設計一個模塊，推斷當幀計數器的值等于fifo_time(fifo中存儲的時光)時，產生使能信號(read_en, fifo_read_en, time_int)發送信息，工作流程2所示。圖2 定時發送射頻控制信息設計流程圖fifo該模塊中將設計兩個fifo，它們將需要發送的射頻控制信息及其發送時光緩存起來，設計用fifo舉行存儲的目的是將這兩種信息一一對應起來，避開

3、發送的時候出錯。define data_fifomodule data_fifo (rst_,clk,we_i,rd_i, addwr_i,addrd_i,fifo_data_i,fifo_data_o);1) 首先定義該模塊的信號線：輸入信號為rst_ (復位信號)、clk(標及時鐘)、 we_i(寫信號)、 rd_i(讀信號)、addwr_i4:0(寫fifo地址)、 addrd_i4:0(讀fifo地址)和fifo_data_i11:0(寫入fifo的值)；輸出信號為fifo_data_o11:0 (fifo輸出值)。2) 再定義一個寬度為12位、深度為32的fifo：reg 11:0

4、register_fifo0:31;3) 設計寫fifo的狀況：以clk為參考時鐘，首先推斷復位信號，當復位信號為低時，對fifo舉行復位：if(!rst_) register_fifo0.31圖3 fifo讀/寫操作圖競爭發送模塊芯片在空閑狀況下，可能會有空閑狀態的射頻控制信息(idle_data)需要發送，當芯片喚醒后則應優先發送該信息。但當芯片喚醒后產生的射頻控制信息fifo_data與idle_data在同一時刻發送時，就會浮現競爭發送的狀況。因此，在設計該模塊時限定當idle_en(空閑使能信號)與pllon(pll時鐘使能信號)同時拉高時，發送idle_data中的相應比特來取代f

5、ifo_data中的相應比特，4所示。圖4 射頻定時發送器在空閑狀況下的工作流程transfer idle_data and fifo_data:module idle_time(fifo_ data,pllon,idle_en,idle_data,rfctrl_o);1) 定義該模塊的信號線：輸入信號為fifo_data11:0(fifo中存儲的射頻控制信息)、idle_data (空閑時需發送的射頻控制信息)、idle_en、pllon；輸出信號為rfctrl_o(最后輸出的射頻控制信息)。2) 下面向需發送的控制信息舉行規律組合。其敏感電平是pllon、fifo_data、idle_da

6、ta和idle_en，即當上述電平中隨意一個發生變幻時，就執行下面的語句：always (pllon or fifo_data or idle_data or idle_en)/組合規律beginrfctrl_o0 = (idle_en0)?idle_ data0:fifo_data0;rfctrl_o1 = (idle_en1)?idle_ data1:fifo_data1;rfctrl_o2 = (idle_en2)?idle_ data2:fifo_data2;rfctrl_o3 = (idle_en3)?idle_ data3:fifo_data3;rfctrl_o4 = (idle_

7、en4)?idle_ data4:fifo_data4;. . .end競爭發送的仿真結果5所示：在pllon沒有被拉高的狀況下，rfctrl_o發送的就是fifo_data的值，惟獨當pllon被拉高的條件下才會有競爭發送的狀況。數據采樣時鐘分頻模塊為了數據發送同步，射頻定時發送器輸出數據的頻率應與外接模塊保持全都，射頻定時發送器采樣發送數據的時鐘是系統時鐘的分頻時鐘。因此，產生分頻時鐘和采樣使能信號是該模塊設計的關鍵所在，并要求每次對發送數據的采樣都應發生在分頻時鐘的升高沿。generator ad_clk and send ad_sdatao:module drv_clk(rst_,cl

8、k,frq_ drv,ad_sclk,spi_en,rfctrl_data,ad_datao);1) 定義該模塊的信號線：輸入信號為rst_、 clk、 frq_drv(分頻系數)、rfctrl_data(射頻控制信息)；輸出信號為ad_sclk(分頻時鐘)、ad_sdatao(發送數據)。2) 以clk為基及時鐘，定義一個reg3:0 count計數器對clk的升高沿舉行計數。當count=frq_drv-1時，ad_sclk舉行反轉并對count清零，這樣就產生了分頻時鐘。3) 該模塊設計要求每次對發送數據的采樣都應發生在分頻時鐘的升高沿。但為了避開產生異步，對數據舉行采樣時不能以產生的a

9、d_sclk為標準，應仍以clk為基及時鐘。即在每8個clk時鐘的升高沿發送1位的rfctrl_data，并由高位到低位發送，這樣采樣時就不會浮現毛刺，能做到較好的同步。always (posedge clk or negedge rst_)begincount圖5 競爭發送仿真圖burst發送模式設計為了使發送功率越發穩定，射頻定時發送器中設計了一種burst模式，即把一次性需要發送的功率分為幾步發送出去，并規定了每步發送的功率值step_value*para(每步值×增益)，這樣就可以避開在發送功率控制信息時產生突激。burst step design:module burst(

10、rst_,clk,apc_ flag_i,step0.step11,para,ad_s datao,apc_burst_en,apc_burstout);1) 定義該模塊的信號線：輸入信號為rst_、 clk、 apc_flag_i(apc標記信號)、step0.step11 (每步需發送的功率值)、para(每步增益)、apc_burst_en(burst模式使能信號)；輸出信號為apc_burstout(每步終于發送的功率)、ad_sdatao(發送數據)。2) 定義assign apc_burstout = step_value*para，設置step_count記錄目前發送的步數，并按照step_count的信息，用step_value存儲當前步數的值。always (posedge clk or negedge rst_)begincase(step_count)2'b00: step_value11:0圖6 ap