1、mid pcb layout注意事項(xiàng)一、生產(chǎn)注意事項(xiàng)1. pcb的兩面都必須要放有mark點(diǎn)：至少對(duì)角兩個(gè)，頂層，底層都要有，mark 是 為1.0mm左右的焊盤，周邊的防焊區(qū)要有0.5mm的間距；2. 高密度腳的元件對(duì)角必須放有mark點(diǎn)（如主控，ddr, flash, pmu）, bga元 件的必須要有mark點(diǎn)，可以稍微少一點(diǎn)；3. 所有接口的焊盤，盡量做大，并在焊盤上做多過(guò)孔，防止使用過(guò)程中脫落（如耳機(jī), usb, hdmi,電池座，背光座，dc座，tf卡，觸摸連接器，屏連接器，攝相頭 連接器，wifi天線連接器，按鍵等受力元件）；4. 鍋?zhàn)邪存I要求：中間是信號(hào)，打孔連接，周圈是地；5

2、. 晶振焊盤盡量做大，間距做大點(diǎn)，結(jié)結(jié)構(gòu)允許的話要盡量做通孔,；生產(chǎn)時(shí)焊接不易 脫落及后焊短路，mid全部用四個(gè)腳的晶振；6. 布板時(shí)元件盡量擺放整齊，生產(chǎn)出來(lái)pcb美觀，整潔；整個(gè)板布局要均勻；7. 結(jié)構(gòu)件的定位要準(zhǔn)，定位要按實(shí)物來(lái)做，以免貼片偏位，造成無(wú)法裝；二、電器性能8. 耍考慮靜電，emi,雜音及fm的效果，所有接口必須預(yù)留esd位置，esd器件放 置要靠近接口。周圍要gnd包圍。；9. 線路及元件封裝要根據(jù)模具仔細(xì)審核，原理圖貼片圖bom要與實(shí)際用料相附，避 免備料出錯(cuò)，0402, 0603, 0805等在元件規(guī)格上要注明；10. bga的pcb設(shè)計(jì)盡量做1.0j.2以上厚度，pc

3、b做鍍金，表面比校平整，提高 bga生產(chǎn)的良率；11. 所有重力感應(yīng)ic的方向一定要統(tǒng)一（按機(jī)器設(shè)計(jì)的止方向；ic的第一腳朝向 機(jī)器右上方）；12. fm要模塊和qn8035 ic兼容；13. hdmi的走線要直，bga直接到接口，不能有過(guò)孔，而且要走弧線；有四組線 要差分走線100歐姆；第二層參考面耍保證有完整平面,耍靠近上控,避免和其它 高速數(shù)字信號(hào)平行走線，避免大功率模擬器件對(duì)信號(hào)丁擾；14. 主控和ddr：所有線做等長(zhǎng)（組內(nèi)等長(zhǎng)控制在25mil以內(nèi)），優(yōu)先考慮數(shù)據(jù)線， 并且做到是最短的一組，主控到ddr所有的數(shù)據(jù)，地址，時(shí)鐘，控制線到100歐姆;15. usb差分線保證90歐姆阻抗，盡

4、量少打過(guò)孔。16. pmu的另外一面，做露焊盤，用來(lái)散熱；pmu的主電源，一定要加寬走線，換層也要多打過(guò)孔，甚至用大的電源過(guò)孔；dc-dc的電感焊盤加大，散熱；17. 主控的任何一個(gè)電源pin,必須加一個(gè)濾波電容，而且電壓耍先經(jīng)過(guò)電容再到 主控；18. 要留好主控，ddr, nand flsh的屏蔽罩及固定孔；19. 所有接口及關(guān)鍵信號(hào)，主要電源,要做出測(cè)試點(diǎn)，放在元件少的一而加于pcba 測(cè)試及維修；測(cè)試點(diǎn)要0.8-1.0的直徑；20. 屏下面的層耍做好至少4個(gè)導(dǎo)電泡棉區(qū)域，用于屏接地，要在板上均勻分布；21. 不要分地。22. 不要將信號(hào)線垮分割的地平而和電源平面。補(bǔ)充latout布局1.

5、 主控和ddr的擺放，根據(jù)外圍接口去調(diào)整主控的擺放方向。特別注意的是信號(hào)不能有 過(guò)孔的，比喻hdmi、usb ,和同組信號(hào)線比較多的 比喻lcd、lvds （信號(hào)是差分 對(duì)）。2. ddr的擺放，首先要找到ddr中哪些是數(shù)據(jù)線，然后時(shí)鐘線。然后預(yù)留好做等長(zhǎng)的 空間，特別是時(shí)鐘線要以差分對(duì)的方式，留一片地出來(lái)。差分對(duì)線寬、線距和線長(zhǎng)相等，采用包地的走線方式。1. usb差分對(duì) 阻抗是90歐姆，兩邊要包地。差分對(duì)的第二層要有一個(gè)完整的參考 平面，保證所信號(hào)走線有完整的參考平面。2. 時(shí)鐘線（ddr時(shí)鐘clk,clk#）即時(shí)差分對(duì)，同時(shí)也需要做阻抗匹配，阻抗為100 歐姆，保證所信號(hào)走線有完整的參考

6、平面。3數(shù)據(jù)、地址和對(duì)應(yīng)的控制信號(hào)需要做阻抗匹配，阻抗為100歐姆。保證所信號(hào)走線有完整的參考平面。4. hdmi 他有4組差分對(duì)，每組的阻抗為1（）0歐姆，而且在走線方面需要用圓弧來(lái)布 線，hmdi最好不要有過(guò)孔，最多可允許1個(gè)過(guò)孔。保證4組差分對(duì)有完整的參考平 面°等長(zhǎng)ddr信號(hào)線1. 數(shù)據(jù)、地址和時(shí)鐘。2. 數(shù)據(jù)線在3組信號(hào)線中是最短的一組，他的等長(zhǎng)允許誤差在25-50mil,數(shù)據(jù)線總共有 16條（高8位低8位），如果不能保證16條信號(hào)線都走在同一組，可以分開高8位一 組，低8位一組。3. 地址線比數(shù)據(jù)線長(zhǎng)，布線方面，如果是兩顆ddr,就需要采用t型的走線方式。方便 之后做等長(zhǎng)

7、處理。4. 時(shí)鐘線，可以是3組中最長(zhǎng)的一組，但是，要嚴(yán)格的按照差分對(duì)的方式來(lái)布線。5在走線的過(guò)程中不得超過(guò)3個(gè)過(guò)孔。ddr布線1. 找出每一組信號(hào)的pin包括主控和ddr,用顏色來(lái)區(qū)分開。2. 根據(jù)區(qū)分盡量的讓同一組信號(hào)線，走到一起。濾波電容的擺放1. 保證同組電源的每一個(gè)pin±都有一個(gè)濾波電容。2. 在pmu到主控中間，電源信號(hào)每換一層，建議添加一個(gè)濾波電容。3. 在同一個(gè)pin上放1個(gè)和放2個(gè)3個(gè)，相同或者相近的電容，效果是基本一樣的。電源的布線1建議采用內(nèi)電層分割的方式。2.在電源信號(hào)不需要通過(guò)有阻抗匹配要求的信號(hào)線時(shí)，可以用走線的方式。3電源采用走線方式時(shí)，需要換層時(shí)，要盡

8、量多打過(guò)孔，來(lái)保證通過(guò)電流的能力。4. 重點(diǎn)保證的電源1, vdd、vdd_cpu,這組電壓的高低直接影響cpu的速度，在布線 時(shí)，線寬要大于等于60mil,不得小于40milo5重點(diǎn)保證的電源2, ipsout,它是大部分外加dc/dc模塊的電源輸入。建議用電源分 割的方式來(lái)處理。6.重點(diǎn)保證的電源3usbvbus,首先布線要盡量短，濾波電容必須靠近pmu和usb接 口處。元器件的放置： 首先放直接口、主控、電源和有結(jié)構(gòu)要求的器件以及螺絲定位孔； 其他分立元件使用原理圖放置方式，按頁(yè)放置； 不要理會(huì)飛線，嚴(yán)格按照原理圖的連接方式進(jìn)行布線； 在做等長(zhǎng)線設(shè)置的時(shí)候如碰到信號(hào)線上串聯(lián)有匹配電阻時(shí)，

9、耍先對(duì)電阻進(jìn)行“建立模型 的處理。（圖例設(shè)置步驟）manufac ture toolshelpsi/emi simemi rule checkertransmission line calculatorini ti ali zq.library.model.model dump/refresh.preferencesaudi tprobe.xtalk table.:worksneet selectoreeelectricalelectrical constraint setsignal integrity 越 timingroutingall constraintss signal integ

10、rity/timin/routing b user-defined日 0 vet+ 曜| signal integrity+ 睦 timingk sk bk bh sl圜routingwiringimpedancemin/max propagation delaystotal etch lengthdifferential pairrelative propagation delayqfp256 ddr3 tese¥1 0 |typeobjectsdsnmgrp xnet qfp256_ddr3_tese_w .6| mg1|sdqo|xnetsdq1xnetsdq2xnetsdq3

11、xnetsdq4xnetsdq5xnetsdq6xnetsdq7mgrp田 mg2mgrp田 mg3bus田 bus1dpr田 sck1dpr田 usbodprr+1 u<sr1a x打開對(duì)話框之后，選取你要設(shè)置的元器件，然后點(diǎn)擊-創(chuàng)建模型（create model） 以排阻為例，修改管腳連接關(guān)系:1 8 27 3 645 :創(chuàng)建好后在約束規(guī)則中，會(huì)出現(xiàn) 一組新的網(wǎng)絡(luò)名“xnet” （圖例） 電源分割首選主控和ddr電源屮涉及引腳較多的，其次是接口電路供電和pnu電路，最后到 較少引腳的特供電源。把電源網(wǎng)絡(luò)全部分不同顏色顯示，按照電源分布來(lái)勾勒分割區(qū) 域。（圖例） 等長(zhǎng)設(shè)置以及實(shí)時(shí)顯示i

12、 予 o s u 0 kml:worksheet selector4 xelectricaltypeobjectsdsn日 qfp256_ddr3_tese ecsbus1qfp256_ddr3_tese匕 j electrical constraint set-睦 signal integritys reflection/edge distortions g xtalk/ssh-通| timings swi tch/settle delays 一睦 routingwiringimpedance fflirt/fflax propagation delays total etch length

13、 di fferential pairrelative propagation delay all constraintss signal iritegrity/timing/routing user-definedmax paralleluirinquser-def inedsiqnal inteqritvusaqeswitch-settleprop delayimpedancerel prop delaydiff pairopojlogy constraintsexisting rulesfromtorule-typemin-de1aymax-de1ayu1.51u8.a3length27

14、9400 mm 30.4800 mmpins/teesall drvrs/rcvrsdriver/receiver longest/shortest rn4.4unspecrn4.5unspecu1.5110u8.a310nameusagerule editing正在查詢.min delay:max delay:wvwvrlmtoctersbedbcaivleelrieal c««» !« -q sioiu x*<«cri<r xuigy 3m s«itcms«<tu w«r* j.a< v

15、irim x*r«¥» vik/vmd«l«rt tvtd 2 umtl oif«r«fkuu mrtul«7i cemtraim* s9j zaxgwv t*»m j.y virim lantfui r*"«<gk d«lvi tmu 13 umdifferfe»r m1 tt fr«>w«aurnrbe.mu.ttst |葉（wuyptcacmy廠工'弓l tt * i卜蘭i i srobnxez=:zs:s:ss:=*

16、二二mrfflffl田田田sse 田田 st 田fflrambbbbum h ee.1m7k.um".uhhwbmsx>_芳47? mil-tl.l<« -iv 1hwju-.u/j04- o.4uz.二-一二二<-«二 h舉hhe理 user preferences edit or口叵區(qū)categoriescategory: connect3 a£ designpartiticshapessignalanalisskillil library cd mcmcd signoise placementc3 dfa("1 gene

17、ralroutepl connectco flow plancd glossapp_modesbrowsecontrol_panelfontsgeneralsearch for preference:二include summary in searchpreferencevalueacon_deslched_pinonlvacon_diagacon_no_impedance_widthaeonaeonoffnet_$napoldhltacon_re$tore_space_nnodeaconroute.onactive.subclassallegro_dynam_jiming allegrody

18、namtiminglfixedpos allegro-etch_length_onbubble_no_display_invisiwebubble_shove_bondpadsno_show_dynam_elec_error$ padentry_factor rats_factor slide_no_snap叼!effectivecomma nd command immediateimmediaterestartcommandcommandimmediatecommandcommandimmediateimmediateimmediateimmediatecommandcommandfavor

19、itesummary descriptionby default, unless bubble is set to "shove preferred", add conned will snap the endpoint of the new cline to the minimum dre distance from another net's cline if the cursor is near the other cline and that cline is on the active subclass. if the previous pick was

20、also at the dre distance from the other cline, the new cline will hug to the other cline. you can totally disable this behavior by setting acon_offnet_snap to "off". you can turn off the hug part and only snap the endpoint by $etting the variable to "endpoint".ok cancelapplylist

21、allinfo.help實(shí)時(shí)顯示效果:走線長(zhǎng)度顯示等長(zhǎng)實(shí)時(shí)顯示匸rdly +18.271dly +18.422j_:附1:主控出線方向示意圖dgin附2：主控ddr布線圖035 422rr64 64 4 5222 rrrrlr1dda匸nrl 匚匚匚hr® ®6l®000g 0 &q® j&:® ®:®gf-®ef®:®& 卅-討，: ®7 f'tnn一p1rn i7 m一 3technology file comparesetup advisordesi gn compare.出光繪文件時(shí)易出現(xiàn)，提示需耍datab