基于FPGA數字電路實驗指導_第1頁
基于FPGA數字電路實驗指導_第2頁
基于FPGA數字電路實驗指導_第3頁
基于FPGA數字電路實驗指導_第4頁
基于FPGA數字電路實驗指導_第5頁
已閱讀5頁,還剩50頁未讀 繼續免費閱讀

下載本文檔

版權說明:本文檔由用戶提供并上傳,收益歸屬內容提供方,若內容存在侵權,請進行舉報或認領

文檔簡介

1、基于FPGA數字電路實驗指導(修改稿)湖北科技學院計算機科學與技術學院編制工程技術研究院目錄第一部分 實驗基礎知識1一.實驗的基本過程1二.實驗中操作規范和常見故障檢查方法2三、DE2-115型數字系統綜合實驗平臺簡介4四、Quartus ii 10.0在本實驗中的使用11第二部分 實驗19實驗一 門電路邏輯功能與測試19實驗二 譯碼器和數據選擇器及其應用25實驗三 編碼器實驗29實驗四 全加器及其應用32實驗五 組合邏輯電路設計35實驗六 觸發器邏輯功能及測試39實驗七 計數器的測試及應用42實驗八 移位寄存器實驗45實驗九 綜合數字電路設計實驗48第一部分 實驗基礎知識 隨著科學技術的發展

2、,數字電子技術在各個科學領域中都得到了廣泛的應用,它是一門實踐性很強的技術基礎課,在學習中不僅要掌握基本原理和基本方法,更重要的是學會靈活應用。因此,需要配有一定數量的實驗,才能掌握這門課程的基本內容,熟悉各單元電路的工作原理,各集成器件的邏輯功能和使用方法,從而有效地培養學生理論聯系實際和解決實際問題的能力,樹立科學的工作作風。一.實驗的基本過程實驗的基本過程,應包括:確定實驗內容、選定最佳的實驗方法和實驗線路、擬出較好的實驗步驟、合理選擇儀器設備和元器件、進行連接安裝和調試、最后寫出完整的實驗報告。在進行數字電路實驗時,充分掌握和正確利用集成器件及其構成的數字電路獨有的特點和規律,可以收到

3、事半功倍的效果,對于完成每一個實驗,應做好實驗預習、實驗記錄和實驗報告等環節。(一) 實驗預習認真預習是做好實驗的關鍵。預習好壞,不僅關系到實驗能否順利進行,而且直接影響實驗效果。預習應按本教材的實驗預習要求進行,在每次實驗前首先要認真復習有關實驗的基本原理,掌握有關器件使用方法,對如何著手實驗做到心中有數,通過預習還應做好實驗前的準備,寫出一份預習報告,其內容包括:1.繪出設計好的實驗電路圖,該圖應該是邏輯圖和連線圖的混合,既便于連接線,又反映電路原理,并在圖上標出器件型號、使用的引腳號及元件數值,必要時還須用文字說明。2.擬定實驗方法和步驟。3.擬好記錄實驗數據的表格和波形座標。4.列出元

4、器件單。(二) 實驗記錄實驗記錄是實驗過程中獲得的第一手資料。測試過程中所測試的數據和波形必須和理論基本一致,所以記錄必須清楚、合理、正確,若不正確,則要現場及時重復測試,找出原因。實驗記錄應包括如下內容:1.實驗任務、名稱及內容。2.實驗數據和波形以及實驗中出現的現象,從記錄中應能初步判斷實驗的正確性。3.記錄波形時,應注意輸入、輸出波形的時間相位關系,在座標中上下對齊。4.實驗中實際使用的儀器型號和編號以及元器件使用情況。(三) 實驗報告實驗報告是培養學生科學實驗的總結能力和分析思維能力的有效手段,也是一項重要的基本功訓練,它能很好地鞏固實驗成果,加深對基本理論的認識和理解,從而進一步擴大

5、知識面。實驗報告是一份技術總結,要求文字簡潔,內容清楚,圖表工整。報告內容應包括實驗目的、實驗內容和結果、實驗使用儀器和元器件以及分析討論等,其中實驗內容和結果是報告的主要部分,它應包括實際完成的全部實驗,并且要按實驗任務逐個書寫,每個實驗任務應有如下內容:1.實驗課題的方框圖、邏輯圖(或測試電路)、狀態圖,真值表以及文字說明等,對于設計性課題,還應有整個設計過程和關鍵的設計技巧說明。2.實驗記錄和經過整理的數據、表格、曲線和波形圖,其中表格、曲線和波形圖應充分利用專用實驗報告簡易座標格,并且三角板、曲線板等工具描繪,力求畫得準確,不得隨手示意畫出。3.實驗結果分析、討論及結論,對討論的范圍,

6、沒有嚴格要求,一般應對重要的實驗現象、結論加以討論,以便進一步加深理解,此外,對實驗中的異常現象,可作一些簡要說明,實驗中有何收獲,可談一些心得體會。二.實驗中操作規范和常見故障檢查方法實驗中操作的正確與否對實驗結果影響甚大。因此,實驗者需要注意按以下規程進行。1.搭接實驗電路前,應對儀器設備進行必要的檢查校準,對所用集成電路進行功能測試。2.搭接電路時,應遵循正確的布線原則和操作步驟(即要按照先接線后通電,做完后,先斷電再拆線的步驟)。3.掌握科學的調試方法,有效地分析并檢查故障,以確保電路工作穩定可靠。4.仔細觀察實驗現象,完整準確地記錄實驗數據并與理論值進行比較分析。5.實驗完畢,經指導

7、教師同意后,可關斷電源拆除連線,整理好放在實驗箱內,并將實驗臺清理干凈、擺放整潔。布線原則和故障檢查時實驗操作的重要問題。(一)布線原則:應便于檢查、排除故障和更換器件。在數字電路實驗中,有錯誤布線引起的故障,常占很大比例。布線錯誤不僅會引起電路故障,嚴重時甚至會損壞器件,因此,注意布線的合理性和科學性是十分必要的,正確的布線原則大致有以下幾點:1.接插集成電路芯片時,先校準兩排引腳,使之與實驗底板上的插孔對應,輕輕用力將芯片插上,然后在確定引腳與插孔完全吻合后,再稍用力將其插緊,以免集成電路的引腳彎曲,折斷或者接觸不良。2.不允許將集成電路芯片方向插反,一般IC的方向是缺口(或標記)朝左,引

8、腳序號從左下方的第一個引腳開始,按逆時鐘方向依次遞增至左上方的第一個引腳。3.導線應粗細適當,一般選取直徑為0.60.8mm的單股導線,最好采用各種色線以區別不同用途,如電源線用紅色,地線用黑色。4.布線應有秩序地進行,隨意亂接容易造成漏接錯接,較好的方法是接好固定電平點,如電源線、地線、門電路閑置輸入端、觸發器異步置位復位端等,其次,在按信號源的順序從輸入到輸出依次布線。5.連線應避免過長,避免從集成器件上方跨接,避免過多的重疊交錯,以利于布線、更換元器件以及故障檢查和排除。6.當實驗電路的規模較大時,應注意集成元器件的合理布局,以便得到最 佳布線,布線時,順便對單個集成器件進行功能測試。這

9、是一種良好的習慣,實際上這樣做不會增加布線工作量。7.應當指出,布線和調試工作是不能截然分開的,往往需要交替進行,對大型實驗元器件很多的,可將總電路按其功能劃分為若干相對獨立的部分,逐個布線、調試(分調),然后將各部分連接起來(聯調)。(二)故障檢查實驗中,如果電路不能完成預定的邏輯功能時,就稱電路有故障,產生故障的原因大致可以歸納以下四個方面:1.操作不當(如布線錯誤等)2.設計不當(如電路出現險象等)3.元器件使用不當或功能不正常4.儀器(主要指數字電路實驗箱)和集成器件本身出現故障。因此,上述四點應作為檢查故障的主要線索,以下介紹幾種常見的故障檢查方法:1.查線法:由于在實驗中大部分故障

10、都是由于布線錯誤引起的,因此,在故障發生時,復查電路連線為排除故障的有效方法。應著重注意:有無漏線、錯線,導線與插孔接觸是否可靠,集成電路是否插牢、集成電路是否插反等。2.觀察法:用萬用表直接測量各集成塊的Vcc端是否加上電源電壓;輸入信號、時鐘脈沖等是否加到實驗電路上,觀察輸出端有無反應。重復測試觀察故障現象,然后對某一故障狀態,用萬用表測試各輸入/輸出端的直流電平,從而判斷出是否是插座板、集成塊引腳連接線等原因造成的故障。3.信號注入法在電路的每一級輸入端加上特定信號,觀察該級輸出響應,從而確定該級是否有故障,必要時可以切斷周圍連線,避免相互影響。4.信號尋跡法在電路的輸入端加上特定信號,

11、按照信號流向逐級檢查是否有響應和是否正確,必要時可多次輸入不同信號。5.替換法對于多輸入端器件,如有多余端則可調換另一輸入端試用。必要時可更換器件,以檢查器件功能不正常所引起的故障。6.動態逐線跟蹤檢查法對于時序電路,可輸入時鐘信號按信號流向依次檢查各級波形,直到找出故障點為止。7.斷開反饋線檢查法對于含有反饋線的閉合電路,應該設法斷開反饋線進行檢查,或進行狀態預置后再進行檢查。以上檢查故障的方法,是指在儀器工作正常的前提下進行的,如果實驗時電路功能測不出來,則應首先檢查供電情況,若電源電壓已加上,便可把有關輸出端直接接到01顯示器上檢查,若邏輯開關無輸出,或單次CP無輸出,則是開關接觸不好或

12、是內部電路壞了,一般就是集成器件壞了。需要強調指出,實驗經驗對于故障檢查是大有幫助的,但只要充分預習,掌握基本理論和實驗原理,就不難用邏輯思維的方法較好地判斷和排除故障。三、DE2-115型數字系統綜合實驗平臺簡介DE2-115型數字系統綜合實驗平臺是以FPGA芯片數數主的可進行數字邏輯、微機原理、接口技術等數字技術的課程實驗。本實驗通過所需完成數字邏輯的器件配置圖來配置FPGA核心芯片完成相關的邏輯功能。1、DE2-115型數字綜合實驗平臺(實驗板)介紹 FPGA核心芯片“”,配置方式有TJAG和AS模式兩種,配置控制芯片為EPCS64,使用USB Blaster進行在線配置。系統上電后不斷

13、進行自檢。2、本實驗中涉及主要引腳(1)撥動開關(SW)與FPGA引腳對應關系(2)按鈕開關(KEY)與FPGA引腳對應關系(3)LED指示燈與FPGA引腳對應關系(4)數碼管與FPGA引腳對應關系3、DE2-115下載器連接與配置(1)配置Cyclone IV E FPGA芯片 在Quartus II 軟件使用簡介中,我們已經介紹了如何從PC 下載一個硬件電路到DE2-115 開發板。這份使用說明書可以在DE2-115 系統光盤里面的DE2_115_tutorials 目錄下面找到。用戶應該首先仔細閱讀這份說明書,而把以下的介紹作為簡短的參考。DE2-115 開發板包含一個存儲有Cyclon

14、e IV E FPGA 芯片配置數據的串行配置芯片。每次開發板上電的時候,芯片里面的配置數據會自動從配置芯片加載到FPGA 芯片。使用Quartus II軟件,用戶可以隨時重新配置FPGA,并可以改變存儲在非易失性串行存儲器芯片(EPCS)里面的數據。下面分述兩種不同的配置方式: 1)JTAG 編程:這種下載方式-名字起源于IEEE 標準,聯合測試行動組-會把配置數據直接加載到Cyclone IV E FPGA 芯片。FPGA 芯片會保持這些配置信息直到芯片掉電。 2)AS 編程:這種下載方式被叫稱作串行主動編程,它會下載配置數據到Altera EPCS64 芯片。它將配置數據保存在非易失性器

15、件中,即使DE2-115 開發板掉電,數據也不會丟失。在每次開發板上電的時候,EPCS64 芯片里面的數據會自動加載到Cyclone IV E FPGA 芯片。(2)DE2-115 開發板上的JTAG 鏈當使用JTAG 接口配置FPGA 芯片的時候,DE2-115 上的JTAG 鏈必須形成一個回路,這樣Quartus II 軟件才可以正確檢測到JTAG 鏈上的FPGA/CPLD 器件。給出了DE2-115 開發板上的JTAG 鏈。短接JP3 上的第一、二引腳會旁路HSMC 接頭的JTAG信號,直接在DE2-115 上形成JTAG 回路,這樣只有DE2-115上的FPGA 器件(Cyclone

16、IV E)才可以被Quartus II 軟件檢測到。如果用戶想通過HSMC 接頭包含其它的FPGA器件或者包含FPGA器件的界面,短路JP3 的第二、三腳,從而使能HSMC接頭上的JTAG 鏈。 以下是關于JTAG 和AS 編程的操作步驟。對于這兩種方式,DE2-115 開發板均通過USB 電纜連接到PC 主機。通過這種連接,主機將開發板當做一個Altera USB-Blaster 設備。在主機上安裝USB-Blaster 驅動的步驟在說明書“Getting Started with Alteras DE2-115 Board”(tut_initialDE2-115.pdf)中有詳細描述。這份

17、說明書可以在DE2-115 的系統光盤中找到。(3)使用JTAG 模式配置FPGA 給出了JTAG 編程模式的設定信息。執行以下步驟,以將配置數據下載到Cyclone IV E FPGA: 確保DE2-115 已經正確連接好電源 將RUN/PROG 撥動開關(SW19)放置在RUN 位置 將附帶的USB 電纜連接到DE2-115 開發板的USB-Blaster 電路上。 現在可以通過Quartus II 編程器選擇合適的以.sof 為擴展名的配置數據來配置DE2-115 的FPGA 芯片了 (4)使用AS 模式配置EPCS64 芯片 圖 4-5 給出了AS 配置模式的設定。執行以下步驟,以將配

18、置數據下載到EPCS64 芯片: 確保DE2-115 已經連接好電源 連接附帶的USB 電纜到DE2-115 的USB-Blaster 接口 將RUN/PROG 撥動開關(SW19)放置在PROG 位置 現在可以通過Quartus II 編程器通過選擇以.pof 位擴展名的配置文件來編程EPCS64 器件了 編程結束后,將RUN/PROG 開關撥回RUN 位置,關閉然后打開DE2-115 的電源開關。通過這次重啟,FPGA 將從EPCS64 器件讀取新的配置數據(5)撥動開關與按鈕開關的使用DE2-115 提供了四個按鈕開關,如圖4-6所示。每個按鈕開關都通過一個施密特觸發器進行了去抖動處理,

19、如圖4-7所示。四個施密特觸發器的輸出信號,分別為KEY0,KEY1,KEY2,KEY3,直接連接到了Cyclone IV E FPGA。當按鈕沒有被按下的時候,它的輸出是高電平,按下去則給出一個低電平。得益于去抖動電路,這些按鈕開關適合用來給內部電路提供(模擬的)時鐘或者復位信號。 DE2-115 開發板上還有18 個撥動開關(參考圖4-8)。這些開關沒有去抖動電路,它們可以作為對電平敏感的電路的輸入數據。每個開關都直接連接到Cyclone IV E FPGA。當撥動開關在DOWN 位置(靠近開發板邊緣)的時候,輸出為低電平,當在UP 位置時,輸出為高電平。 Cyclone IV E FPG

20、A 到撥動開關間的詳細引腳連接信息請參考表見前面引腳對應表格。(6)LED指示燈的使用 DE2-115 開發板共有27 個直接由FPGA 控制的LED。18 個紅色的LED 位于18 個撥動開關的正上方,8 個綠色LED 可以在按鈕開關的上方找到(第九個LED 位于七段數碼管的中間)。 每一個LED 都由Cyclone IV E FPGA 的一個引腳直接驅動,其輸出高電平則點亮LED,輸出低電平LED 熄滅。圖 4-9 給出了LED 和Cyclone IV E FPGA 之間的連接示意圖。四、Quartus ii 10.0在本實驗中的使用1. 新建一個文件夾FPGA,再啟動quratsii2.

21、 啟動后界面3. 點新建工程,出現以下界面4. 在出現的界面里第一行上選擇新建的FPGA文件夾,第二行上輸入Basic_gate,點finish完成后出現如下界面5. 再新建文件,選擇“Block Diagram/Schematic File”6. 出現編輯界面7. 挑選元件,點“”,在出現的窗口中的“name”欄輸入所需器件名稱,如“7400”、“7432”、“input”、“output”等,點“OK”后拖入編輯界面。8. 選好元件后連線,按住標左鍵不松,點需連接的點即可。9. 重新命名各信號引腳。雙擊某信號引腳(輸入或輸出),出現界面后修改信號引腳名稱。再按“”進行預編譯,檢查是否有錯。

22、10. 在主菜單點“Assignments”,下拉菜單中選“Device”,在出現的界面中,“Family”選擇“cyclone IV E”,在下面列表中選與實驗板FPGA主芯片對應的芯片名稱,如“EP4CE115F29C7”,點“OK”確定11. 點“”選對應器件引腳。在出現的界面上選與實驗板上對應的引腳與原理圖輸入輸出引腳對應。引腳輸入輸出對應開關和指示燈見DE2115實驗板使用手冊。12. 選好的引腳如圖13. 重新按“”編譯,編譯時有“%”指示。14. 連接實驗板(USB),查看設備管理中有無“USB-Blaster”連接15. 按主界面中圖標“”,在出現的界面中查看下載器件是否連接,

23、編譯后的文件是否在上面。16. 在上面界面上點“”將編譯后的文件“XX.sof”下載到實驗板中,看下載指示條(等待一段時間或重)17. 運行實驗板,看邏輯變化第二部分 實驗實驗一 門電路邏輯功能與測試一、實驗目的:1了解與熟悉基本門電路邏輯功能;2掌握門電路邏輯功能的測試方法,驗證與加深對門電路邏輯功能的認識;3熟悉門電路的外形和管腳排列,以及其使用方法。二、實驗儀器、設備、元器件:1智能數字邏輯實驗儀DE2-115 1臺 2四2輸入與門74LS08芯片 1片3四2輸入或門74LS32芯片 1片 4六反向器74LS04芯片 1片5四2輸入與非門74LS00芯片 1片 6四2輸入或非門74LS0

24、2芯片 1片7四2輸入異或門74LS86芯片 1片 8萬用表、邏輯筆9導線若干三、預習要求:1了解數字電路實驗箱的結構和使用方法;2復習門電路工作原理及相應邏輯表達式;3熟悉所用門電路的管腳排列及相應管腳的功能;4熟悉數字萬用表、邏輯筆的使用方法。5使用Proteus軟件對上述門電路進行設計。四、實驗內容和步驟:實驗前按實驗儀使用說明檢查實驗儀是否正常。然后選擇實驗用的IC,按設計的實驗接線圖接好線,特別注意Vcc及地線不能接錯。線接好后仔細檢查無誤后方可通電實驗。實驗中需要改動接線時,必須先斷開電源,接好后再通電實驗。1、與門、或門、非門的邏輯功能測試(任選一個邏輯門) 與門的邏輯功能測試按

25、圖1.1所示要求連接電路,輸入端接邏輯開關A、B,輸出端接指示器。改變輸入狀態的高低電平,將A、B輸入端依次接成0-0,0-1,1-0,1-1狀態,進行電路仿真,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0”),并填寫實驗結果。實驗結果填入表1.1的邏輯真值表中,并寫出輸出端Y的邏輯表達式和電路的邏輯功能。19 圖1.1 電路與仿真表1.1 邏輯真值表輸 入輸出A BY0 00 11 01 1邏輯表達式Y =_ 邏輯功能:_52 或門的邏輯功能測試按圖1.2所示要求連接電路,將A、B輸入端依次接成0-0,0-1,1-0,1-1狀態,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0”

26、),并填寫實驗結果。實驗結果填入表1.2的邏輯真值表中,并寫出輸出端Y的邏輯表達式和電路的邏輯功能。 圖1.2 電路與仿真表1.2 邏輯真值表輸 入輸出A BY0 0 0 1 1 0 1 1 邏輯表達式Y = _邏輯功能:_ 非門邏輯功能測試按圖1.3所示要求連接電路,將A輸入端接邏輯開關A,依次為0、1時,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0”),并填寫實驗結果。實驗結果填入表1.3的邏輯真值表中,并寫出輸出端Y的邏輯表達式和電路的邏輯功能。圖1.3 電路與仿真表1.3 邏輯真值表輸 入輸出A Y0 1 邏輯表達式Y =_ 邏輯功能:_2、與非門、或非門、異或門的邏輯功能測試

27、(任選一個邏輯門) 與非門的邏輯功能測試按圖1.4所示要求連接電路,將A、B輸入端接邏輯開關A、B,依次輸入0-0,0-1,1-0,1-1狀態,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0”),并填寫實驗結果。實驗結果填入表1.4的邏輯真值表中,并寫出輸出端Y的邏輯表達式和電路的邏輯功能。圖1.4 電路與仿真表1.4 邏輯真值表輸 入輸出A BY0 0 0 1 1 0 1 1 邏輯表達式 Y =_ 邏輯功能:_ 或非門的邏輯功能測試按圖1.5所示要求連接電路,將A、B輸入端接邏輯開關A、B,依次接成0-0,0-1,1-0,1-1狀態,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0

28、”),并填寫實驗結果。實驗結果填入表1.5的邏輯真值表中,并寫出輸出端Y的表達式和電路的邏輯功能,驗證輸入與輸出之間的邏輯關系。圖1.5 電路與仿真表1.5 邏輯真值表輸 入輸出A BY0 0 0 1 1 0 1 1 邏輯表達式Y = _邏輯功能:_ 異或門的邏輯功能測試按圖1.6所示要求連接電路,將A、B輸入端依次接成0-0,0-1,1-0,1-1狀態,觀察輸出端電平指示器的顯示狀態(亮為“1”,滅為“0”),并填寫實驗結果。實驗結果填入表1.6的邏輯真值表中,寫出輸出端Y的表達式和電路的邏輯功能,驗證輸入與輸出之間的邏輯關系。圖1.6 電路與仿真表 1.6 邏輯真值表輸 入輸出A BY0

29、0 0 1 1 0 1 1 邏輯表達式Y =_ 邏輯功能:_3. 用與非門實現與或非邏輯功能用74LS00(即四個二輸入與非門)實現與或非邏輯Y= 。寫出邏輯表達式,畫出邏輯圖,測試其功能,總結用與非實現其它邏輯功能的一般步驟。 把與或非邏輯Y= 轉換成與非邏輯表達式Y = 。 畫出邏輯圖如圖1.7(a)所示。圖1.7 按照邏輯圖連線得到實驗測試圖,如圖1.7(b)所示。改變四輸入信號A、B、C、D的輸入狀態,觀察輸出狀態。填寫邏輯真值表1.7,得出邏輯表達式。 表1.7輸 入 信 號輸出輸 入 信 號輸出ABCDYABCDY0000 1000 0001 1001 0010 1010 0011

30、 1011 0100 1100 0101 1101 0110 1110 0111 1111 輸出邏輯表達式Y =_五、使用Quartus ii 10.0電路原理圖建文件夾名稱:BG ,工程文件名Basic_Gate六、實驗報告要求:1整理實驗數據,判斷各門電路的邏輯功能;2回答以下問題:如何判斷門電路邏輯功能是否正常?門電路多余輸入端應該如何處理?(提示:接地、接電源端、輸入端并接)設計電路測試。為什么TTL門電路的輸入端經過電阻接地其狀態與阻值有關?實驗二 譯碼器和數據選擇器及其應用一實驗目的1熟悉MSI器件的功能。2掌握利用譯碼器設計組合邏輯電路的方法。二實驗預習要求1. 復習實驗所用芯片

31、的邏輯功能及邏輯函數表達式。2. 復習實驗的各芯片的結構圖、管腳圖和功能表。附圖2-1,圖2-2,表2-1。3. 復習實驗所用的相關原理。4. 按要求設計實驗中的各電路。5. 使用Proteus電路仿真軟件,分別完成硬件實驗內容。三實驗原理1. 組合邏輯電路的設計:就是按照具體邏輯命題設計出最簡單的組合電路。步驟:(1)根據給定事件的因果關系列出真值表;(2)由真值表寫函數式;(3)對函數式進行化簡或變換;(4)畫出邏輯圖,并測試邏輯功能。2. 在數字系統中,常常要在一定的條件下將代碼翻譯出來作為控制信號,這就需要有譯碼器來實現。(1)譯碼器特點:多輸入、多輸出組合邏輯電路,輸入是以n位二進制

32、代碼形式出現,輸出是與之對應的電位信息。(2)譯碼器分類:通用譯碼器:二進制、二十進制譯碼器。 顯示譯碼器:TTL共陰顯示譯碼器(用高電平點燃共陰顯示器)、TTL共陽顯示譯碼器(用低電平點燃共陽顯示器)、CMOS顯示譯碼器。(3)譯碼器應用:用于代碼的轉換、終端的數字顯示、數據分配、存貯器尋址組合信號控制等。3. 數碼顯示器(簡稱數碼管):用來顯示數字、文字或符號的器件。目前廣泛使用的是七段數碼顯示器。七段數碼顯示器由ag等七段可發光的線段拼合而成,控制各段的亮或滅可以顯示不同的字符或數字。 七段數碼顯示器有發光二極管(LED)數碼管和液晶顯示器(LCD)兩種。LED數碼管分為共陰管和共陽管,

33、目前使用最廣泛。4. 與非門的邏輯函數式:Y=AB74LS20為雙4輸入與非門, 即在一塊集成塊內含有二個互相獨立的與非門,每個與非門有4個輸入端,如圖2-2-1所示。5. 74LS138芯片引腳。其中三根地址輸入線C,B,A,它們共有八種狀態的組合,即可譯出8個輸出信號Y0Y7。G1、G2A和G2B為三個使能輸入端,對于正邏輯,當G1為1,且G2A和G2B為0時,譯碼器處于工作狀態, 如圖2-2所示,其邏輯功能如表2-2-1所示。 四實驗儀器及設備1Proteus電路仿真軟件2DICESEM數字電子技術實驗系統3器件: 74LS20 四輸入端雙與非門 l片 74LS138 38線譯碼器 1片

34、附:17420雙四輸入與非門結構圖 管腳圖圖2-1 7420雙與非門274l38 3線-8線譯碼器/多路分配器結構圖 管腳圖圖2-2 74138譯碼器表2-1五硬件實驗內容1分別測試74LS20、74LS138的邏輯功能,畫出測試圖,表格自擬(含仿真數據)。2用74LS138設計一位全減器電路,其模型如圖2-3,其要求如下:圖2-3 全減器模型a列出真值表。b寫出相關表達式。c畫出接線圖。d實驗驗證其邏輯功能。3用74LS138設計產生邏輯函數=+,其要求如下。a列出真值表。b寫出相關表達式。c畫出接線圖。d實驗驗證其邏輯功能。4在實驗箱中,將數碼管的四輸入端分別接入四個開關,給定輸入信號00

35、00到1111,觀察數碼管的顯示并記錄。六、使用Quartus ii 10.0電路原理圖圖2-4 7420和74138功能驗證圖七、實驗報告要求與思考題1整理有關實驗數據,總結利用MSI器件設計組合邏輯電路的方法。2如用兩片3線-8線譯碼器74LS138組成4線-16線譯碼器,如何連接,試畫出接線圖,并在Proteus中實現。3在軟件Proteus實驗中,若將硬件實驗2中的全減器電路作為一個可被調用的子電路模型如何做?實驗三 編碼器實驗一、 實驗目的1、 加深理解編碼器的邏輯功能。2、 掌握Proteus中的數字集成電路的使用方法。3、 練習虛擬數字儀器的使用。4、 練習Proteus中的指示

36、元件的使用。二、實驗儀器及設備1Proteus電路仿真軟件2DE2-115數字電子技術實驗系統三、實驗內容1、 8線3線二進制編碼器功能測試(1) 表3-1是8線3線二進制編碼器的真值表,根據此真值表寫出各輸出邏輯函數的表達式,在Proteus的電路設計區創建用“或門”實現的邏輯圖。表3-1 8線3線二進制編碼器真值表輸 入輸 出A7 A6 A5 A4 A3 A2 A1 A0Y2 Y1 Y00 0 0 0 0 0 0 1 0 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0

37、0 01 0 0 0 0 0 0 00 0 0001010011100101110111 (2) 從儀器庫中選擇字信號發生器,將圖標下沿的輸出端口連接到電路的輸入端,打開面板,按照真值表中輸入的要求,編輯字信號并進行其它參數的設置。(3)從儀器庫中選擇邏輯分析儀,將圖標左邊的輸入端口連接到電路的輸出端,打開面板,進行必要合理的設置。(4)從指示元件庫中選擇彩色指示燈,接至電路輸出端。(5)單擊字信號發生器“Step”(單步)輸出方式,記錄彩色指示燈的狀態(亮代表“1”,暗代表“0”)。記錄邏輯分析儀所示波形與真值表比較。2、 集成編碼器74LS147的功能測試及應用(1)輸入端0-7分別加低電

38、平以及均為低電平或高電平時,觀察并記錄輸出端A、B、C、D的邏輯狀態,功能表格自擬。 (2)74147優先編碼器的應用74147優先編碼器、74LS248顯示譯碼及七段字型顯示器組成的優先編碼器譯碼器實驗電路如下圖所示。當輸入端19分別為低電平以及均為低電平或高電平時,觀察顯示器的數字。四、實驗報告1、 整理8線3線二進制編碼器的測試結果,說明電路的功能。2、 畫出用74LS148構成的呼叫系統的電路圖,說明設計原理。3、 回答思考題。五、使用Quartus ii 10.0電路原理圖8-3線編碼Y0和74147功能測試圖74147譯碼數碼顯示圖五、 思考題1、 74LS148優先編碼器的優先權

39、是如何設置的,結合真值表分析其邏輯關系。2、 譯碼數碼管的管腳有四個,74SL148的輸出代碼僅有三位,多余的管腳應如何處理?為什么?附74248或74LS248資料74248:4線七段譯碼器/驅動器(BCD輸入,有上拉電阻) 實驗四 全加器及其應用一、實驗目的:1加深理解組合邏輯電路的特點和一般分析方法、設計方法;2掌握74LS283四位二進制加法器的使用方法。二、實驗儀器、設備、元器件(僅供參考):1智能數字邏輯實驗儀 1臺 2四2輸入與非門74LS00芯片 1片3四2輸入異或門74LS86芯片 1片4六反向器74LS04芯片 1片5四位二進制全加器74LS283芯片 1片6. 導線若干三

40、、預習要求:1復習組合邏輯電路的分析和設計方法及半加器、全加器的工作原理;2根據設計任務要求,設計組合邏輯電路,畫出原理電路圖及連線圖。四、實驗內容和步驟:1、設計并測試全加器的邏輯功能 用門電路組成的全加器參考電路如圖4.1所示,改變輸入信號的高、低電平,觀察輸出端的狀態變化,填寫出Si和Ci數值(表4.1)及邏輯表達式。BCi-1ASiCi圖4.1 全加器電路圖表 4.1 邏輯真值表AiBiCi-1SiCiAiBiCi-1SiCi000 100 001 101 010 110 011 111 Si = _ Ci = _ 2超前進位集成4位加法器74LS283功能測試:參考連接電路如圖4.2

41、所示。改變輸入A3A2A1A0、B3B2B1B0的狀態(自行設計),觀察輸出端的輸出結果,并將輸出結果填入表4.2。圖4.2表4.2輸入信號輸出信號A3 A2 A1 A0B3B2B1B0S3S2S1S0C3 3、利用74LS283設計一個8421BCD碼加法器,實現兩個一位十進制數加法運算。參考電路結構示意圖見圖4.3所示。試設計此邏輯電路,畫出電路連線圖,并檢驗其功能。圖4.3 BCD碼加法器原理框圖五、使用Quartus ii 10.0電路原理圖六、實驗報告要求1整理歸納實驗結果,并進行分析;2總結歸納基于quartus ii組合邏輯電路的分析和設計方法;實驗五 組合邏輯電路設計一、實驗目

42、的 1、掌握組合邏輯電路的設計方法。2、熟悉小規模、中規模集成電路器件的使用,學會查閱手冊。3、了解消除冒險現象的方法。4、驗證所設計電路的邏輯功能。二、實驗原理 組合邏輯電路的特點是任何時刻的輸出信號(狀態)僅取決于讀時刻的輸入信號(狀態,而與電路原來狀態無關。組合邏輯電路的設計,根據所用器件的不同,有著不同的設計方法,一般的設計方法有;(a)使用小規模集成電路器件。(b)使用中規模集成電路器件實現其它組合邏輯功能。l、用小規模集成電路實現給定邏輯電路的設計步驟如下:第一步:根據設計要求,按邏輯功能列出真值表,并填入卡諾圖。第二步:利用卡諾圖或公式法求出最簡邏輯表達式,有時要根據所給定的邏輯

43、門或其它實際要求進行邏輯交換。得到所需形式的邏輯表達式。第三步:由邏輯表達式畫出邏輯圖第四步:用邏輯門或組件構成實際電路,然后進行功能測試。如果各步驟均正確,測試結果一般能符合設計要求,即完成了設計。以上所述是假設在理想情況下進行的,即器件沒有傳輸延遲以及電路中的各個輸入信號發生變化時,都是在同一瞬間 完成。但是實際并非如此,因為在實際電路中,當輸入信號發生變化時,在輸出端有可能出現不應有的尖峰信號(毛刺),這種現象稱為冒險。這是必須注意的問題。另外,設計中邏輯變換也是一個重要的問題。2、用中規模集成電路器件實現組合邏輯電路設計。此種設計方法與用小規模設計組合邏輯電路方法不同,采用中規模集成電

44、路的設計沒有固定的程式,主要取決于設計者對集成電路器件的熟悉程度和靈活應用的能力,對器件各有關輸人端和控制端的巧妙使用,充分發揮器件的功能。以選用最少集成電路的種類和集成電路數量,獲得符合技術指標的最佳設計象求。中規模集成電路器件一般說來是一種具有專門功能的功能塊,常用的有譯碼器、數據選擇器、數值比較器,全加器等。借助器件手冊所提供的資料能正確地使用這些器件。三、實驗器件 自選 四、實驗內容1、人類有四種基本血型:A、B、O、AB型。輸血者和受血者的血型必須符合下述原則: O型血可以輸給任意血型的人,但O型血的人只能接受O型的血; AB型血只能輸給AB型血人,但AB型血的人能接受所有血型的血;

45、 A型血能輸給A型血和AB到血的人,而A型血者只能接受A型和O型血; B型血能輸給B型血和AB型血者,而B型血者只能接受B型血和O型血。血型關系的示意圖如圖51 所示。設計一個滿足上述關系的組合邏輯電路。要求用與非門實現。 圖4-1 輸血者血型與受血者血型關系示意圖【提示:(1)設供血者血型用AB變量表示,00表示O型;01表示A型;10表示B型;11表示AB型。(2)設受血者用CD變量表示,00表示O型;01表示A型;10表示B型;11表示AB型。(3)輸出用發光二極管表示,血型符合發光二極管點亮,否則發光二極管暗。】2、設計一個保險箱的數字代碼鎖,該鎖規定有4位代碼A1 A2 A3 A4

46、的輸入端和一個開鎖鑰匙孔信號E的輸入端,鎖的代碼可隨時設定。當用鑰匙開箱時(El),如果輸入代碼符合該鎖設定代碼,保險箱被打開(Z11);如果不符合,電路將發出報警信號(Z0l)。檢測并記錄實驗結果。 【提示:實驗時鎖被打開或報警可以分別使用兩個發光二極管指示電路顯示。】3、某實驗室有紅、黃兩個故障指示燈,用來表示三臺設備的工作情況,當只有一臺設備有故障時,黃燈亮;若有兩臺設備同時發生故障時,紅燈亮;當三臺設備都發生故障時,才會使紅燈和黃燈都亮。設計一個控制燈亮的邏輯電路。4、現有四臺設備的兩臺發電機組供電,每臺設備用電均為十千瓦。若X發電機組功率為10千瓦,Y發電機組功率為20千瓦。四臺設備

47、工作的情況為:四臺設備不能同時工作。但可能是任意的三臺、兩臺同時工作,或者有任意的一臺進行工作,當四臺都不工作,X、Y發電機組均不供電。請設計一個供電控制電路,使發電機組既能滿足負載求,又能達到盡量節省能源的目的。5、試用二個3 線8 線譯碼器和與非門實現下列函數:(1)F1(A、B、C、D)(0、1、5、7、10)(2)F2ABCDABDACD6、試用八選一 數據選擇器實現下列函數(1)F(A、B、C、D)(0、4、5、8、12、13、14)(2)FABBCAC7、設計一個將8421碼轉換為余3碼的邏輯電路。 五、預習要求 l、復習組合邏輯電路的設計方法。2、查閱集成電路手冊,選取實驗所需元

48、器件,并熟悉其邏輯功能,熟悉電性參數和引腳。3、根據課題要求設計好實驗原理圖,并畫出實驗電路,作好記錄所需圖表。4、列出實驗所需器件清單。六、實驗報告要求: l、寫出完整的設計思想和過程。2、畫出設計原理圖,寫出完整的實驗驗證結果。3、總結組合邏輯電路的設計與分析步驟。4、實驗過程中的故障是如何解決的并分析其原因。實驗六 觸發器邏輯功能及測試一、實驗目的1驗證基本RS觸發器、邊沿JK觸發器、D鎖存器的邏輯功能;2熟悉常用觸發器的使用方法;3掌握常用時序電路分析、測試方法;二、實驗儀器、設備、元器件(僅供參考)1DE2-115智能數字邏輯實驗儀 1臺 2四2輸入與非門74LS00芯片 1片3六反

49、向器74LS04芯片 1片 4雙JK觸發器74LS76芯片 1片5雙D鎖存器74LS74芯片 2片 6、雙JK觸發器74LS73芯片 2片三、預習要求1復習各類觸發器的電路結構及邏輯功能;2了解觸發器之間的功能轉換方法;3復習異步計數器工作原理;4.用Proteus軟件進行仿真設計。四、實驗內容和步驟1基本RS觸發器功能測試按圖6.1所示連線,電路為用與非門構成的基本RS觸發器,、接邏輯開關A、B,Q、接指示器。改變、的狀態,觀察輸出Q和的狀態。填寫實驗結果入表6.1,并寫出特性方程表達式。圖6.1表6.1 功能表Q功能說明00011011RS觸發器邏輯功能:_特性方程 =_RS觸發器狀態轉換圖:_2、邊沿JK觸發器的功能測試邏輯電平開關發光二極管 按圖6.2所示邊沿JK觸發器電路連線,J、K、分別接邏輯開關J、K、S、R,CP時鐘脈沖信號接邏輯開關C,輸出Q和 端接電平指示器。改變J、K狀態,觀察輸出端Q和的狀態;改變、的狀態,觀察輸出端Q和的狀態。填寫實驗真值表6.2,并寫出其特性方程。 圖6.2表6.2 功能表CPJ K 功能說明 0 11 0()0 01 1()0 11 1()1 01 1()1 11 1JK觸發器功能:_ JK觸發器特性方程=_端名稱為_功能:_端名稱為_功能:_JK觸發器狀態轉換圖:_3、鎖存器

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網頁內容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間,僅對用戶上傳內容的表現方式做保護處理,對用戶上傳分享的文檔內容本身不做任何修改或編輯,并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容,請與我們聯系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論