第一部分數字電路分析設計基礎

1.數制與編碼

［例】1.2.1-2試判斷一個8位二進制數A=小///"必2小4所對應的十進制數能否被8,◎整除(★

華中理工大學1999)o

【解】只有后3項為0,即/2=小=4=0時，數。方可被8”0>整除。

【答案】0.85937(10)=0.11011(2)

提示與點評：因2-6=0.015625<0.02,所以取小數點5位即可滿足截斷誤差要求。

【例】1.3.1-2填空題:

4個不同進制的數376.125D,576.1Q、110000000B.17A.2H,按大小排列的次序為>

>>。(★浙江大學1989)

【解】110000000B>576.1Q>17A.2H>376.125D

【題】1.3.2-1將十進制數586分別用8421碼、余3碼和格雷碼表示出來。(★中國科學院自動化研

究所1997)

【答案】5861,0)=010110000110(g42iBCD>=100010111001<*3w>=1101101111

2。邏輯代數

【例】2.1.2-1判斷以下邏輯關系(正確者打錯誤者打X)。(★浙江工業大學2001)

(1)若/=8,貝1]43=兒()

(2)若4B=4C,則8=C。()

(3)若/+B=N+C,則8=C。()

(4)若/+B=Z+C,5-AB^AC,貝ij8=C。()

【解】(1)(7)(2)(X)(3)(X)(4)(V)o

【例】2.1.2-2快速求取邏輯函數L的反演式(反函數)。(★浙江工業大學2000)

L=A+B+C+D^X+Y)

【解】1=)53方+/或2=/+8+否"+"或2=7夙。+。)+"

【例】2.1.2-3用公式化簡法化簡以下邏輯函數：（★北京航空航天大學1999）

尸=（，5+M+AB\AC+BC+AB）

【解】AC+BC

【例】2.1.2-5用卡諾圖化簡下列具有約束條件的邏輯函數：（★北京航空航天大學1999）

F=BCD+ABCD+ABD+BCD

約束條件：AD+BC^O.

【解】尸=。+5萬或萬=也+8

【例】2.1.2-6已知電路如圖2.L2-2所示。（1）試寫出電路的邏輯表達式；

（2）利用邏輯代數法將其化為最簡函數式；（3）用與非門實現該函數。（★重慶大學1981）

［解］⑴/=（A+B+A+C）-（B?C\A&B］

（2）A+B

圖2.1.2-2

（3）用與非門實現函數為

F=A+B=A+B=AB

邏輯圖如圖2.1.2-3所示。

圖2.1.2-3

【例】2.1.2-10已知函數表達式Z（4,B,C）=\A+B\A+C）+ABC.

（1）用代數法將函數表達式化為與或形式的表達式；

（2）用卡諾圖法將函數表達式化為最簡與或表達式；

（3）用最少的與非門實現函數表達式功能，并畫出相應的電路圖（允許輸入反變量）。（★浙江大學

2001）

【解】（1）化為與或式為N5+/C+/8C

（2）用卡諾圖法化為最簡與或式。卡諾圖如圖2.1.1-6（a）所示，由圖得

Z（A,B,C）=AB+AC+AC

圖2.1.2-6【例】2.1.2-10卡諾圖和電路實現

（3）用最少的與非門實現函數。

對最簡與或式兩次求反，得

Z（A,B,C）=AB+AC+AC—AB-AC-AC

其電路實現如圖2.1.2-6（b）所示。

【題】2.1.3-1若已知xr+yz+xz=xy+z,判斷等式（x+y）（y+z）?（x+z）=（x+y）z成立

的最簡單方法是依據以下哪種規則：（★北京郵電大學1997）

（A）代入規則（B）對偶規則（C）反演規則（D）互補規則

【答案】（B）。

【題】2.1.3-3判斷下列函數8和尸2有何關系?為什么？（★清華大學1981）

Ft=ABC+AC+AB

F2=AB+B（A&C）

【答案】Q和尸2互為反函數。因為其真值表或卡諾圖恰好相反（互補）。

【題】2.L3-4用公式法化簡下面邏輯函數，并用與非門畫出最簡邏輯圖。（★北京航空航天大學1996）

丫=（/十8）+（SOC）

【答案】y=78+NC+5右或丫=73+/5+8。

圖略。

【題】2.1.3-5試求下列函數F的反函數G,并寫出G均最簡“積之和”式和標準“積之和”式。（★

西北工業大學1982）

F=AB+（CD十CA）

【答案】廠函數展開：/=48+(3。十=++

F的反函數G：G=U+5)(C+5+G4)(CZ)+C+^)

G的最簡“積之和”式：G=AD+AD+BCD

G的標準“積之和”式:

G^ABCD+ABCD+ABCD+ABCD+ABDD+ABCD+ABCD

【題】2.1.3-6選擇題：

以下說法中，哪一種是正確的？（★北京航空航天大學1997）

（A）?個邏輯函數全部最小項之和恒等于0。

（B）一個邏輯函數全部最大項之和恒等于0。

（C）一個邏輯函數全部最小項之積恒等于1。

（D）一個邏輯函數全部最大項之積恒等于0。

【答案】（D）

【題】2.1.3-7用卡諾圖化簡以下函數：（★北京郵電大學1997）

F-^（0,1,2,9,12）+^,（4,6,10,11）

【答案】F^AD+BCD+BCD

卡諾圖如圖A2.1.3-1所示。

圖A2.1.3-1【題】2.1.3-7的卡諾圖

2.2提高篇

【例】221-1若A、B、C、D、E是一組互相不能同時為“1”的邏輯變量，試化簡下列邏輯函數：（★

西北工業大學1982）

N=ABC~D~E+~ABCDE+ABCDE+ABCDE+ABCDE

【解】（1）畫5變量卡諾圖。由原式可見，〃?|=機2=機4=，〃8=m16=1，故在這些小方格內填1：根據

【題】意，/、B、C、D、E互相不能同時為1,所以除嘰和上述為1的小方格外，其余皆為任意項（或

稱無關項），填X；的）既不是1也不是任意項，故填0。卡諾圖如圖221-1所示。

（2）用圈0法化簡，得

提示與點評：本題關鍵是正確理解和處理“工、B、C、D、￡是一組互相不能同時為1的邏輯變量”。

圖2.2.1-1【例】221-1卡諾圖

【例】221-4用4變量卡諾圖證明循環碼（或稱格雷碼）至二進制碼組的變換器滿足下式：（★重慶

大學1981）

B,=￡G,.（WA）

【解】（1）列出循環碼至二進制碼的轉換真值表，如表221-1所示。由表中可見

3

By--Gy--（jj,i—3

表221”循環碼至二進制碼的轉換真值表

GGGGBB.EBGGGGBRRB

0000000011001000

0001000111011001

0011001011111010

0010001111101011

0110010010101100

0111010110111101

0101011010011110

0100011110001111

（2）對照真值表，畫出殳，阮相應的卡諾圖，如圖221-5所示。由圖可得

______3

%=G3G2+G3G2=G3十G2=ZG/（A/。1）2），/=2,3

B】=G3GzG、+G3G2Gl+G^G2G]+G?G\

—(G3Gi+G3G2)G]+(G3G2+G3G2)Gi

3

=G：十G,十G[=>G(AZO.),i—1,2.3

圖2.2.1-5【例】2.2.14中初S，Bo的卡諾圖

Bo(G3,G],G|,Go)=>：zw(l,2,4,7,8,l1,13,14)

3

—G3?G2?G]?Go=G,(MOD2),z=O,1,2,3

【例】221-5試證明下列關系成立：（★西北工業大學1998）

（1）MX?十K&=X|X2+又1工

（2）若乂+蒞=1,則有乂占十又1乂=&*2+5共3

（3）若乂、2=0，則有X]十丫2=乂+%

【解】（1）根據異或基本定義，展開并利用“含項多余”化簡為

X/2十無工3=丫/2）賀3+乂占在占

=xtx2（xt+￡）+（K+X2）XIX3

=（X]X2+X]X2Xi）+（XiXi+X1X2X3）

=X,X2+XiX3

（2）因為異或即同或非，所以

X{X2@XtXi^XlX2+XiX2

=戈占?可次2

=X]X2-(Xl+X2)=XlX2+XlX3(因X+X=l)

(3)因為異或即同或非，所以

X]@X2=XtX2+XiX2=X}X2=Xx+X2

(因X|X2=0)

【例】221-6已知X(Z,B,C,￡>)=Zm(1,5,7,8,10,11,15),Y(A,B,C,D)

^^(1,4,6,9,10,12,13,14),求F=X十丫的最簡與非-與非表達式。(★北京航空航天大學1997)

【解】F=B+AC+AD

化與非一與非式為：F=B+AC+AD=BACAD

【例】221-10化筒邏輯函數并寫出與或形式的表達式。(★中國科技大學1999)

F^(A+B+C+D)(A+B+C+D)(A+B+C+D)

【解】F1=B+D+AC

【例】2.2.1-11根據圖2.2.1-12所示的波形圖，用原變量和反變量：

(1)寫出邏輯關系表達式Z=/(4,B,C)；

(2)把上述表達式簡化成最簡與或非式；

(3)把上述表達式簡化成最簡或非-或非表達式。(★浙江大學2000)

圖2.2.1-12【例】221-11卡諾圖

【解】最簡與或非式為Z(A,B,C)=AB+AC

最簡或非-或非式：Z(A,B,C)=AB+AC=A+B+A+C

【題】：2.2.2-2利用卡諾圖化簡邏輯函數：(★中國科技大學1983)

F(A,B,C)ABCD+BCD+BD

并寫出“積之和”及“和之積”的表達式。

【答案】最簡“積之和”表達式：

F（A,B,C）=BC+BD

最簡“和之積”表達式：

F（A,B,C）=B（C+￡＞）

【題】222-3化簡下列邏輯函數（方法不限，寫出化簡過程）：（★浙江大學1989）

（1）寫Q=753力+萬+BCD+ABCD+BCD最簡與或表達式。

（2）寫出尸2（4B,C,。）皿6,7,8,12,13,14）+￡4（5,9,15）最簡或與表達式。

【答案】（1）吊的最簡與或表達式

F\—BD+ABD+ABC

（2）寫出&最簡或與表達式

F2（A,B,C,D）=（2+C）（8+e）

【題】22.2-7化簡函數Z=DEFG+及卯+〃。跖+8。+7。+/。+/否+48,并用2輸入與

非門實現該邏輯。（★浙江大學2000）

【答案】化簡邏輯函數，并化為2輸入與非-與非式：

BEF~BDCA=B^F^DCA

邏輯圖實現。（略）

2.3實戰篇

【例】231-1用代數法簡化下列邏輯函數：（★北京理工大學1981）

(1)F(A,B,C,D)=AB+ACD+B+C+D

(2)F(A,B,C)=(A+B)(A+5)(5+C)(A+C)要求結果仍為或與表達式。

(3)F(A,B,C)AB+BC+BC+^4B

【解】⑴1

(2)F=(A+B)(A+B)C

(3)AC+BC+AB

【例】2.3.1-2將邏輯表達式y=z豆+78化為全部用與非邏輯表示的表達式（注：輸入量只有A

8兩個，且不能用非邏輯獲得7和豆）。（★上海交通大學1997）

【解】AABABB

【例】231-3已知函數Y=AB+BD+BCD+ABC,試分別寫出它的最簡與非-與非式、最簡或

非-或非式和最簡與或非式。(★浙江大學1999)

【解】Y=AB+BD+1CD

最簡與非一與非式

y=AB+BD+ACD=ABBD-ACD

最簡與或非式

Y^7CD+7BD+ABD

最簡或非-或非式

Y=A+C+D+A+B+D+A+B+D

【例】231-4電路的邏輯圖如圖231-2所示，寫出電路的輸出函數表達式匕試用最少的或非門實

現同一邏輯功能。要求：只允許原變量辦入。(★浙江工業大學1994)

解：函數卜表達式為

Y(A,B,C,D)=^m(7,l1,12,13,14,15)

圖231-2【例】2.3.1Y的邏輯圖

或非門實現，如圖2314所示。

圖2.3.1-4【例】2.3.1-4的或非門實現

【例】2.3.1-5試化簡邏輯函數尸=/三+萬，其約束條件為力8+8=0,并將結果轉換

為與非一與非表達式。（★西安交通大學2001）

【解】展開邏輯函數式：

F=B+C+D

最簡邏輯式：F=BC

【例】231-6用代數法化簡邏輯表達式，并注明所引用的公式名稱或形式。(★浙江大學2002)

F^(A+AB+B+CD+B~AD)(A(AC+BD)+B(C+DE)+BC)

【解】尸=(4+48+5+CO+BAb\A(AC+BD)+B(C+DE)+BC)

=(A+~ABBCD+B+AD)［ABD+BC+BDE+SC)［反演律，分配律］

=(N+ABCD+B)(ABD+BC+BDE)［含項多余，非因子多余，互補并項］

=(A+(A+B)(C+D)+B)B［反演律，含項多余］

=(A+AC+AD+BC+BD+B)B［分配律］

=(A+C+D+B)B［非因子多余，含項多余］

=AB+BC+BD［分配律，互補律］

【題】232-1用代數法簡化下列邏輯函數：(★華南理工大學1983)

L=ACD+BCD+ABD+BCD

(2)L=AB+ABC+A(B+AB)

(3)L=AB+ABC+ABC+ABC

【答案】

(1)L=1CD+ABC+BCD

(2)L=Q

(3)L=AB+C

【題】232-2試用代數化簡法化簡邏輯函數：(★西安交通大學1998)

L=ABC+ABC+ABC

【答案】L=AB+BC

【題】2.3.2-3已知邏輯電路如圖232-1所示。(1)試寫出其輸出變量與輸入變量間的最簡''積之和”

形式；(2)用與非門實現這個表達式。(★浙江大學1981)

圖2.3.2-1【題】232-3電路

【答案】(1)函數尸的“積之和”式：F^A+B

(2)函數尸的與非-與非式：F=A+B=AB

【題】232-4設計能實現以下邏輯關系的電路。規定只能采用與非門和異或門，且總數不得超過6

個。(★華東石油大學1984)

尸=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD

【答案】尸=(/十C)(B十D)-AC(B&D)

邏輯圖(略)。

【題】232-5將下列邏輯函數化為最簡或與式：(★浙江工業大學1994)

Y=BC+ABCE+5(J5+AD}+B(AD+AD)

【答案】Y=(A+B+D)(A+C+D)(A+B+D)(A+C+D)

【題】23.2-6簡答【題工

(1)寫出函數尸=/B+C的最大項表達式。

(2)已有邏輯電路如圖232-2所示，請畫出其對應的真值表。

x

Y

圖2.3.2-2【題】232-6電路

(3)已知4變量函數尸豆e+Mc。，試用卡諾圖化簡，求出最簡與或式。(★北

京郵電大學1999)

【答案】(1)函數尸的最大項表達式

Y(A,B,C)=AB+C=Z皿1,3,5,6,7)=口"(0,2,4)

=(N+8+C)Q+豆+C)?(7+8+C)

(2)電路邏輯函數

z=x而y后=6+后=wy

所以，其對應的真值表如圖A2.3.2-1所示。

表A2.3.2-1

XYZ

000

011

101

110

(3)函數尸的卡諾圖如圖A2.3.2-1所示。

圖A2.3.2-1

最簡與或式為F=AB+BC+ABD

【題】2.327化簡邏輯函數L=AD+BCD+ABCD,約束條件為AB+AC=0,將結果寫成與

非-與非表達式。(★西安交通大學2000)

【答案】畫卡諾圖如圖A2.3.2-2所示：最簡與非一與非式為

L=D+BC=DBC

圖A2.3.2-2

第二部分組合邏輯電路

3.組合邏輯電路

【例】3.1.2-1寫出圖3.1.2-1(a)所示各邏輯圖的表達式，當輸入波形如圖3.1.2-1(b)所示時，畫

出它們相應的輸出波形(忽略傳輸時間)。(★浙江大學1989)

4trirm-rLrLr

,LJ-i—

e|___i-----1___

/>>—4.

sM"Lr——L

圖3.121【例】3.121電路及輸入波形

【解】電路輸出波形如圖3.1.2-2所示。

【例】3.1.2-3圖3.1.2-4(a)所示為TTL門電路,圖3.1.2-4(b)為CMOS門電路。試根據圖33.1.2-4

(c)中給出的辦入2、8的波形畫出輸出打、力的波形。(★北京航空航天大學1996)

圖3.1.2-5【例】3.1.2-3電路的輸出波形

【題】3.1.3-2在圖3.1.3/電路中，器件均為TTL電路。當門1輸出為0時，門2對門1構成

負載;當門1輸出為1時，門2對門1構成負載。當門2帶負載門時，允許的最大灌電流約為

若大于這?電流，則其輸出電平將升高。（★西北工業大學1996）

圖3.1.3-2【題】3.1.3-3電路及輸入波形

【答案】在圖3.1.3-1電中各，器件均為TTL電路。當門1輸出為0時，門2對門1構成灌電流負載;

當門1輸出為1時，門2對門1構成拉電流負載。當門2帶負載門時，允許的最大灌電流約為/生=8mA,

若大于這一電流，則其輸出低電平將升高。

【題】3.1.3-4填空或選擇。

（1）CMOS74HC系列邏輯門與TTL74LS系列邏輯門相比，工作速度和靜態功耗。

①低，低②不相上下，遠低③高，遠低④高，不相上下

（2）能實現線與邏輯功能的是o

①TTL與非門②三態邏輯門③集電極開路門④CMOS邏輯門

（3）二極管的理想開關特性是指：開關接通時壓降為；開關時間為o

（4）TTL集成電路中多發射極輸入級既完成了的邏輯功能，又提高了電路的。（★

西安交通大學2000）

【答案】（1）②不相上下，遠低。

（2）③集電極開路門。

（3）開關接通時壓降為Q；開關時間為0。

（4）輸入級既完成了」的邏輯功能，又提高了電路的開關速度。

【題】3.1.3-5試分析圖3.1.3-3所示TTL電路的輸出函數表達式.（★浙江大學2001）

3

圖3.1.3-3【題】3.1.3-5電路

【答案】Z=B

【例】321-1TTL與非門電路如圖321-1所示。設晶體管的夕值均為30,最大/CM=40mA,在飽

和狀態下，PCES=0.3V,/ES=0.7V,計算：（1）輸入短路電流；（2）輸出低電平時，允許灌入的最大電

流。（★清華大學1981）

圖3.2.1-1【例】3.2.1-1的TTL與非門電路

【解】(1)7iS=1.4(mA)

(2)/CM~40mA。

【例】321-2TTL與非門電路和輸入端外接電路如圖321-2所示。當K合在不同位置時，用圖中的

萬用表（內阻20kC）測量匕和小的值，將結果填入表內。（★浙江大學1989）

【解】①％=0.2V,y,=1.4Vo

②％=0.1V,%=3.6V。

③匕=0.3V,%=3.6V。

④匕=0.7V,%=3.6V。

⑤%=0.2V,匕=1.4V。

【題】322-1圖3.221所示電路，已知三極管T的^BES=0.7V,%ES=0.3V,夕=100；OCfjG|

截止時輸出高電平漏電流/oz=50pA,輸出低電平%L=0.3V時的最大允許灌電流/OL=16mA；fJG2-G4

為TTL門電路，其加=40pA,/is=-lmA。問：在三極管的集電極輸出滿足％H23V和％L<0.3VH寸，

RB的取值范圍有多大？（★浙江工業大學2000）

圖322-1【例】3.2.2-1電路

【答案】0.3kQ<??B^71.7kQ

圖3.2.2WTTL與非門和TTL或非門電路

(a)與非門電路(b)或非門電路

【題】322-2寫出圖322-2所示各電路的輸出邏輯函數表達式。(★西北工業大學1998)

圖322-2【題】322-2電路

【答案】打=/啰8

Y2=AB+CD

【題】322-3畫出圖322-2所示電路的輸出波形匕?以。(★浙江工業大學)

U7H.W1E.

,』'st-」

圖3.2.2-3【題】3.2.2-3電路

【答案】

為?外波形如圖3.2.2-5所示。

圖322-5【題】3.2.2-3的輸出波形

【例】3.33-1TTL與非門有如下特性:

①輸出低電平不高于0.4V,并允許灌入10mA電流.

②輸出高電平不低于2.4V,并允許拉出1mA電流：

③輸入短路電流為1mA,輸入交叉漏電流為100CA；

④關門電平為0.8V,開門電平為L8V。

問：該TTL門的扇出頭數No為多少？計算低電平哄聲容限入L和高電平噪聲容限rNHo（★清華大學

1981）

【解】（1）%=10。

（2）%L=0.4（V）

%H=0-6（V）

【例】331-2試寫出圖3.3.1-1所示各門電路的輸出函數表達式。

對于TTL門電路：設定%c=5V,%H=3.6V,riL=0.3V,rOFF=0.8V,

%N=L8V,7?oFF=0.8k,RON=2k0

對于CMOS門電路：設定匕H=-DD，匕L=0，-DD=8V,/N=|無P|=3V。（★西安工業大學1999）

【解】⑴打=力。

(2)為=1。

圖3.3.1-1【例】331-2電路

(3)匕=。十8=0十8=8。

【例】331-3如圖331-2所示的為三態與非門。

J

0--------&

G--------VD----------Y

------OEN

圖3.3.1-2三態與非門

（1）寫出輸出邏輯表達式。

（2）輸出高阻態Z的邏輯狀態是1還是0?

（3）用輸入、輸出波形圖給出/PZH、/PHZ兩開關參數的定義表示。

（4），PZH與/PHZ，哪個參數值應該大些？為什么？

（5）/PLZ與"ZL，哪個參數值應該大些？為什么？（★清華大學1994）

【解】（1）輸出邏輯表達式：

AB,當G=1時

Z,當G=0時

（2）輸出高阻態Z,既不是正常態1也不是正常態0,既可能是高阻1也可能是高阻0,高阻態的邏

輯狀態取決于該輸出端所接電路的狀態。

（3）其波形定義如圖331-3所示（圖中要求門的輸入A、B為0）。

（4）々ZH>/PHZ。電路設計要求進入高阻狀態要快。

（5），PZL>，PLZ。/PZL是由高阻態轉到正常態0所需的時間，/PLZ是山正常態。轉到高阻態所需的時間。

因為電路設計要求進入高阻狀態要快，所以/PZL>/PLZ。

圖3.3.1-3【例】3.3.1-3波形

【例】3.3.1-4同?邏輯函數可以有多種實現方法。由于某些器件有“線與”功能，因此，用“線與”

方式有可能產生較好的實現方案。圖331-4為“線與”方式的示【例】。請先將以下函數化簡為最簡與或

式，然后用與非門“線與”的方式加以實現。（★北京郵電大學1997）

圖3.3.1-4【例】331-4電路

【解】

F=AC+AD+BD+BC

用兩次求反法，將上式化為與非-與非式，得

F^JC-AD'B~DBC

用與非門“線與”方式實現的邏輯圖如圖331-5所示（圖中與非門有“線與”能力）。

【例】3.3.1-5電路如圖331-6所示。已知Gi，G2均是TTL與非門,其輸出高電平t7°H=3.6V,輸

出低電平“）L=0.3V,最大拉電流負載/OH=-400〃A,最大灌電流負載/°L=16mA；三極管導通時UBE=

0.7V,飽和壓降UCESG0.3V/=40,發光二極管D導通壓降為=L5V,發光二極管正向電流ID為5?10mA。

試求：

（1）三極管的集電極電阻&的取值范圍；

（2）若&=400。，基極電阻&的取值范圍。（★上海交通大學1999）

【解】(1)Rc=(0.29?0.58)kQ

(2)RB=14.35?20.8(kQ)

【題】332?1圖3.3.2-1(a)>(b)所示電路為發光二極管驅動電路，其中OC門的輸出低電平VOL

=0.3V,輸出低電平時的最大負載電流/OL=16mA；發光二極管的導通電壓VD=L5V,發光時其電流10mA

W/DW15mA。試問：

*

=lp

wg

圖3.3.2-1【題】3.3.2-1電路

(1)在圖332-1所示兩電路中，發光二極管各在什么情況下發光？

(2)電阻凡，&的取值范圍。(★清華大學1996)

【答案】

(1)圖332-1(a)電路在OC門截止(即輸出高電平)時才可能發光；圖3.2.2-1(b)電路在OC門

導通(即輸出低電平)時才可能發光。

(2)川范圍：0.233kQWRiW0.35kC。&范圍:0.213kQ^/?2<0.32kflo

【題】3.322電路如圖3.322所示。已知門電路G1,G2的參數為：%H=3V,^L=0.3V,7OH=400//A,

6=-30mA；三極管T的參數為：%E=0.7V,rcES=0.3V,/CM=30mA；繼電器J線圈等效電阻R=37O0

試問：

(1)當4、B、C、。取何值時，繼電器J進入工作狀態？

(2)若三極管T導通即進入飽和狀態，其夕值應不小于多少？(★西北工業大學1998)

圖3.32-2【題】3.3.2-2電路

【答案】

(1)/、B不同時為1且C、。同時為1時，三極管T導通，繼電器J進入工作狀態。

(2)(225.4/0.2=127。

【題】332-3分析圖3.32-3所示電路，列出真值表，說明邏輯功能，并畫出其邏輯符號。(★浙江

工業大學2001)

“

圖3.32-3【題】332-3電路

【答案】

列真值表:

CAY

000

011

10高阻

11高阻

可見此電路為傳輸門，邏輯符號如圖A3.3.2-1所示。

圖A3.3.2-1

【題】3.3.2-4用如圖332-4所示的與或非門實現函數：下=7?苑?麗。請畫出具體的電路連接圖。

若有多余輸入端，也應適當處理。（★北京郵電大學1998）

圖33.2-4【題】33.2-4電路

【答案】

化成與或非式:

F=ABCBD=ABCBD=A+BC+BD

電路連接如圖A3.3.2-2所示。

圖A3.3.2-2

【題】3.3.2-5指出圖332-5中各電路輸出電平的高低。（★浙江大學2000）

圖332-5【題】332-5電路

【答案】

外=0V；%=ov；%3=0V；匕=局電平

【題】3.3.2-6分析圖33.2-6所示的電路的功能，指出&取值的考慮因素，寫出F的邏輯表達式。

（★浙江大學2001）

【答案】尸的邏輯表達式為

F=ABCD-EG

電路的邏輯功能是對三個與非門的輸出實施“線與”。

段取值的考慮因素有：

①&不能太小，以免輸出低電平時灌入門的電流（包括從負載門輸入端流出的輸入低電平電流zILx

No,No是負載門數）超過OC門的/oLmax。

②&不能太大，以免輸出高電平時從輸出端流入三個門的輸出高電平漏電流/OHX3及流入No個負我

門輸入端的輸入高電平電流ZHXA/（M是負載門的總輸入頭數）在Rc上的壓降太大，使輸出高電平低于

^OHmin°

4.

im4.1.2-1分析圖4.1.2-1所示電路的邏輯功能，寫出電路輸出函數S的邏輯表達式。（★浙江工

業大學1999）

【例】4.1.2-2已知電路如圖4.1.2-2（a）所示，試分析電路的邏輯功能。

圖4.1.2-2【例】4.1.2-2電路及卡諾圖

【解】這是一個3位多數表決電路：只要有2個或2個以上的輸入為1（同意），輸出即為1（通過）。

【例】4.1.2-3試分析圖4.1.2-3（a）所示組合邏輯電路的功能，并用數量最少、品種最少的門電路實

現。

玨

圖4.1.2-3【例】4.1.2-3電路

【解】

F=4十B十C

當/、B、C三個輸入變量中有奇數個1時，輸出尸=1,否則輸出尸=0,所以電路是一個3位二進制

數的“判奇電路”。

邏輯函數尸的兩個異或門實現，如圖4.1.2-3(b)所示。

【例】4.1.2-4如圖4.L2-4所示電路，試寫出其輸出匕、力的邏輯表達式，并說明這是什么電路？(★

重慶大學1982)

圖4.1.2-4【例】4.1.24電路

【解】

Y2=AB+BC+AC

匕=力十8十C

這是一個1位的二進制全加器，A,8是被加數和加數，C是低位來的進位，乃是全加和，彩是向高

位發出的進位。

【例】4.1.2-9三線排隊的組合電路框圖如圖4.1.2-H(a)所示，/、B、C為三路輸入信號,分、出、

&為其對應的輸出，電路在同一時間內只允許通過一路信號，且優先的秩序為1、8、C,試用與非門構成

三線排隊電路，寫出邏輯表達式。(★浙江大學1999)

(*)

圖4.1.2-11【例】41.2-9的框圖、真值表和電路實現

【解】畫真值表如圖4.1.2-11(b)所示，由表中得，輸出信號為、B、尸3的邏輯表達式為

F|=A

F2=AB

Fi=ABC

因此，三變量排隊電路圖如圖4.1.2-11(c)所示。

【例】4.1.2-12試設計?個全減器組合邏輯電路。(★西南交通大學1981)

【解】設被減數為X,減數為匕人低位來的借位為田，則1位全減器的真值表如圖圖4.1.2-16(a)

所示，其中。為全減差，2。為向高位發出的借位輸出

由卡諾圖得

D=X?Y?Bi

BO=YBl+XBi+XY

邏輯圖如圖4.1.2-16(d)所示。

圖4.1.2-16【例】4.1.2-12的真值表及卡諾圖

(a)電路真值表(b)差。的卡諾圖(c)借位輸出80的卡諾圖

【例】4.1.2-14寫出圖4.1.2-18(a)所示電路的邏輯函數，并化簡為最簡與或表達式。(★西安交通

大學2000)

C

xm

圖4.12181例】4.1.2-14的電路

【解】

L—CA+CA

【例】4.1.2-15用一片8選1數據選擇器實現邏輯函數：(★浙江大學1989)

F(A,B,C,D)=Z-(0,3,5,6,8,9,12〉5)

允許加用一?個與非門。8選1數據選擇器管腳引線圖如圖4.1.2-19(a)所示。

【解】

F(A,B,C,D)=Z皿0,3,5,6,8,9,12,15)

=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD

令/、B、C為地址，分別接S2、S］、So(即令/為身位地址)，則。0=￡)3=。6=D,Di=D?=Di=D,

。4=”￡*5=0,電路連接如圖4.1.2-9(b)所示。

圖4.1.2-19【例】4.1.2-15中8選1數據選擇器符號及其電路

巴EN-

朋6

f

rt

gz

w肝

一

色

必

圖4,1.2-20

【例】4.1216一把密碼鎖有三個按鍵，分別為4、B、C。當三個鍵都不按下時，鎖不打開，也不報

警；當只有一個鍵按下時，鎖不打開，但發出報警信號：當有兩個鍵同時按下時，鎖打開，也不報警；當

三個鍵同時按下時，鎖被打開，但要報警。試設計此邏輯電路，要求分別用以下電路芯片實現：

(1)門電路；

(2)3線-8線譯碼器和與非門；

(3)雙4選1數據選擇器和非門；

(4)全加器。(★浙江工業大學2001)

學

9

路實現