VerilogHDL硬件驅動電路設計湖北師范學院田開坤2014.10課堂練習分頻電路10Hz3bits

計數器38

譯碼器數據

比較器50M3clk_10Hz.v(clk,clr,clko)cnt_3bits.v(clk,clr,q)ym_38.v(a,y)bj.v(a,y)moduletop(clk,clr,[7:0]y,out);wireckinside;wire[2:0]cnt_d;clk_10HzAA(.clk(clk),.clr(clr),.clko(ckinside));cnt_3bitsBB(.clk(ckinside),.clr(clr),.q(cnt_d));ym_38CC(.a(cnt_d),.y(y));bjDD(.a(cnt_d),.y(out));endmoduleckinsidecnt_d50M-10Hz分頻電路，5Minputclk,clr;outputclko;reg[21:0]counter;regclko;always@(posedgeclkornegedgeclr)begin if(counter<5M/2-1)counter=coutnter+1; elsebegincounter=0;clko=!clko;endend3bits計數器inputclk,clr;output[2:0]q;reg[2:0]q;always@(posedgeclkornegedgeclr)if(!clr)q=0;elseq=q+1;3bits比較器input[2:0]a;outputy;wirey;assigny=(a<3’H3)?1:0;38譯碼器input[2:0]a;output[7:0]y;always@(a)begincase(a)0:y=8'b00000001;1:y=8'b00000010;2:y=8'b00000100;3:y=8'b00001000;4:y=8'b00010000;5:y=8'b00100000;6:y=8'b01000000;

default:y=8'b10000000;endcaseend數碼管驅動電路關于數碼管關于數碼管CLK計數器LED燈驅動一只共陰極7段數碼管循環顯示0~98FPGA時鐘計數器字符譯碼分頻器div_clk.v(clk,clko)cnt9.v(clk,q)deled.v(d,y)inputclk_50m;output[6:0]y;wireclk_1hz;wire[3:0]num;div_clkAA(.clk(clk_50m),.clko(clk_1hz));cnt9BB(.clk(clk_1hz),.q(num));deledCC(.d(num),.y(y));字符譯碼電路input[3:0]d;output[6:0]y;wire[6:0]y;assigny=(d==0)?“0”:(d==1)?”1”:”2”:…:(d==9)?”9”:7’b000_0000;0~9計數器電路inputclk;output[3:0]q;reg[3:0]q;always@(posedgeclk)beginif(q<9)q=q+1;elseq=0;end分頻器電路:50Mhzinputclk;outputclko;regclko;reg[n:0]cnt;always@(posedgeclk)beginif(cnt<??)cnt=cnt+1;elsebegincnt=0;clko=!clko;endend數碼管顯示的計數器結構框圖8字符

譯碼數據input[3:0]d;outputa,b,c,d,e,f,g,p;always@(d)begincase(d)

0:{a,b,c,d,e,f,g,p}=8’HFC;1:{a,b,c,d,e,f,g,p}=8’H60;2:{a,b,c,d,e,f,g,p}=8’HFA;...

default:{a,b,c,d,e,f,g,p}=8‘H00;endcaseend數碼管顯示的計數器結構框圖8字符

譯碼數據8…驅動器(145)3bits計數器數據選擇器時

鐘分頻50M數碼管顯示的計數器結構框圖8字符

譯碼8…驅動器(145)掃描驅動電路數據選擇器0~9計數器0~9計數器…1Hz數碼管顯示的計數器結構框圖數碼管

驅動電路0~9計數器0~9計數器……1Hz8.8...850M分頻器inputclk,clr;output[3:0]q,c;always@(…)if(q<9)beginq=q+1;c=0;endelsebeginq=0;c=1;end數據選擇器input[2:0]sel;output[3:0]d;assignd=(sel==3’H0)?2:(sel==3’H1)?0:(sel==3’H2)?1:…4:…1:…0:…2:7;7段LED字符譯碼器7段LED字符譯碼器moduledeled(num,a,b,c,d,e,f,g);input[3:0]num;outputa,b,c,d,e,f,g;assign{a,b,c,d,e,f,g}=(num==0)?7’b#######:(num==1)?7’b#######:……7’b########;endmodule7段LED字符譯碼器reg

a,b,c,d,e,f,g;always@(num)begin

case(num) 0:{a,b,c,d,e,f,g}=7’b########;1:{a,b,c,d,e,f,g}=7’b########;……

default:{a,b,c,d,e,f,g}=7’b0000000;endendmodule7段LED字符譯碼器moduledeled(D,a,b,c,d,e,f,g);input[3:0]D;outputa,b,c,d,e,f,g;assign{a,b,c,d,e,f,g}=(D==0)?#######: (D==1)?#######: ………. (D==9)?#######;endmodule7段LED字符譯碼器reg

a,b,c,d,e,f,g;always@(D)begincase(D)1:{a,b,c,d,e,f,g}=7’b011000000;2:{a,b,c,d,e,f,g}=7’b#######;……7:{a,b,c,d,e,f,g}=7’b#######;

default:{a,b,c,d,e,f,g}=7’b0000000;

endcaseend0～9計數器進位允許進位允許進位允許0～9計數器0～9計數器0～9計數器數據

選擇器數碼管

單元電路計數時鐘掃描時鐘字符譯碼掃描計數器A[3..0]B[3..0]C[3..0]D[3..0]Q[3..0]SEL[1..0]a,b,c,d,e,f,g9999計數器0～9計數器進位允許進位允許進位允許0～9計數器0～9計數器0～9計數器數據

選擇器數碼管

單元電路計數時鐘掃描時鐘字符譯碼掃描計數器A[3..0]B[3..0]C[3..0]D[3..0]Q[3..0]SEL[1..0]a,b,c,d,e,f,g9999計數器多位數碼管并聯驅動moduletop(clk,clr,d,s);inputclk,clr;output[6:0]d;output[1:0]s;wire[3:0]num;wirek0;mux41MA(.A(1),.B(2),.C(3),.D(4),.Q(num),.S(s));deledDB(.num(num),.d(d));c_scanSC(.clk(ck0),.q(s));div_clkCD(.clk(clk),.clr(clr),.k0(k0));endmodule數碼管掃描驅動電路時鐘十進制計數器十進制計數器數據選擇器掃描計數器時鐘2數碼管電路數碼管顯示計數器完整框圖復位字符譯碼器按鍵輸入一般邏輯輸入帶鎖存狀態輸入時鐘輸入復位輸入按鍵——多功能計數器設計通過一個按鍵選擇計數模式按鍵一次，計數模式切換一次加減計數器時鐘復位模式選擇Q[7:0]modulecounter(clk,clr,ms,q);inputclk,clr,ms;output[7:0]q;reg[7:0]q;regstate;always@(posedgemsornegedge

clr)

if(!clr)state=0; elsestate=!state;always@(posedge

clkornegedge

clr)begin

if(!clr)q=0; elsebegin

if(state)q=q+1; elseq=q-1; endendendmoduleLED驅動一般電平驅動亮度調整花樣燈蜂鳴