汽車電工電子基礎(chǔ)-項(xiàng)目六_第1頁
汽車電工電子基礎(chǔ)-項(xiàng)目六_第2頁
汽車電工電子基礎(chǔ)-項(xiàng)目六_第3頁
汽車電工電子基礎(chǔ)-項(xiàng)目六_第4頁
汽車電工電子基礎(chǔ)-項(xiàng)目六_第5頁
已閱讀5頁,還剩67頁未讀 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、汽車電工電子基礎(chǔ)項(xiàng)目六 數(shù)字電路分析與應(yīng)用學(xué)習(xí)目標(biāo) 1. 1.理解數(shù)字電路的概念及其特點(diǎn),掌握十進(jìn)制與二進(jìn)制間理解數(shù)字電路的概念及其特點(diǎn),掌握十進(jìn)制與二進(jìn)制間 的相互轉(zhuǎn)換;的相互轉(zhuǎn)換; 2. 2.掌握門電路的符號、邏輯表達(dá)式及邏輯功能;掌握門電路的符號、邏輯表達(dá)式及邏輯功能; 3. 3.掌握幾種基礎(chǔ)觸發(fā)器的符號及邏輯功能;掌握幾種基礎(chǔ)觸發(fā)器的符號及邏輯功能; 4. 4.了解計(jì)數(shù)器與寄存器的工作原理;了解計(jì)數(shù)器與寄存器的工作原理; 5. 5.掌握掌握555555定時(shí)器的工作原理,理解其應(yīng)用;定時(shí)器的工作原理,理解其應(yīng)用; 6. 6.了解數(shù)字電路在汽車中的應(yīng)用。了解數(shù)字電路在汽車中的應(yīng)用。 任務(wù)1

2、 1 數(shù)字電路的認(rèn)識 一、數(shù)字電路的認(rèn)識一、數(shù)字電路的認(rèn)識電子電路包括模擬電路和數(shù)字電路。電子電路包括模擬電路和數(shù)字電路。1 1、模擬電路、模擬電路 模擬電路是處理模擬信號的電路;模擬電路是處理模擬信號的電路; 模擬信號:隨著時(shí)間連續(xù)變化的信號。模擬信號:隨著時(shí)間連續(xù)變化的信號。模擬信號模擬信號模擬信號模擬信號2 2、數(shù)字電路、數(shù)字電路 數(shù)字電路是處理數(shù)字信號的電路;數(shù)字電路是處理數(shù)字信號的電路; 數(shù)字信號:不隨著時(shí)間連續(xù)變化的信號。數(shù)字信號:不隨著時(shí)間連續(xù)變化的信號。數(shù)字信號數(shù)字信號。正邏輯:正邏輯:負(fù)邏輯:負(fù)邏輯:3 3、數(shù)字電路的特點(diǎn)、數(shù)字電路的特點(diǎn)基本電路簡單,易于實(shí)現(xiàn)。基本電路簡單,

3、易于實(shí)現(xiàn)。 抗干擾能力強(qiáng),工作可靠。抗干擾能力強(qiáng),工作可靠。 數(shù)字信號便于長期存儲。數(shù)字信號便于長期存儲。 更適合傳輸和處理。更適合傳輸和處理。二、數(shù)制和碼制二、數(shù)制和碼制1 1、數(shù)制、數(shù)制(1) (1) 十進(jìn)制十進(jìn)制基數(shù):基數(shù):1010數(shù)碼:數(shù)碼:0909進(jìn)位原則:進(jìn)位原則:逢十進(jìn)一,即:逢十進(jìn)一,即:9 91 11010。十進(jìn)制的展開:十進(jìn)制的展開:2101210210710610410272.246式中,式中,10 10 2 2 、10 10 1 1 、10100 0 為十進(jìn)制的權(quán),而小數(shù)點(diǎn)以右數(shù)碼的為十進(jìn)制的權(quán),而小數(shù)點(diǎn)以右數(shù)碼的權(quán)值是權(quán)值是1010的負(fù)冪。的負(fù)冪。 (2) (2) 二

4、進(jìn)制二進(jìn)制基數(shù):基數(shù):2 2數(shù)碼:數(shù)碼:0101進(jìn)位原則:進(jìn)位原則:逢二進(jìn)一,即:逢二進(jìn)一,即:1 11 11010。二進(jìn)制的展開:二進(jìn)制的展開:01234212120202110011式中,式中,2 23 3、2 2 2 2 、2 2 1 1 、2 20 0 為二進(jìn)制的權(quán)。為二進(jìn)制的權(quán)。(3) (3) 二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換二進(jìn)制與十進(jìn)制間的轉(zhuǎn)換二進(jìn)制轉(zhuǎn)換為十進(jìn)制二進(jìn)制轉(zhuǎn)換為十進(jìn)制方法:將二進(jìn)制按權(quán)展開相加方法:將二進(jìn)制按權(quán)展開相加如:如:DB)11(2121202021)10011(01234(注:下標(biāo)(注:下標(biāo)D D表示十進(jìn)制,下標(biāo)表示十進(jìn)制,下標(biāo)B B表示二進(jìn)制)表示二進(jìn)制)十進(jìn)制轉(zhuǎn)換

5、為二進(jìn)制十進(jìn)制轉(zhuǎn)換為二進(jìn)制方法:除數(shù)取余法方法:除數(shù)取余法如:將十進(jìn)制的如:將十進(jìn)制的1313轉(zhuǎn)換成二進(jìn)制轉(zhuǎn)換成二進(jìn)制所以,所以,BD)1101()13(2 2、碼制、碼制代碼:表示事物時(shí)不再有數(shù)量的大小,只是不同事物的代號。如身份證號、代碼:表示事物時(shí)不再有數(shù)量的大小,只是不同事物的代號。如身份證號、學(xué)號。學(xué)號。碼制:在編制代碼時(shí)要遵循的規(guī)則。碼制:在編制代碼時(shí)要遵循的規(guī)則。8421BCD8421BCD碼碼是常用的一種是常用的一種BCDBCD碼。它由碼。它由4 4位二進(jìn)制數(shù)位二進(jìn)制數(shù)00000000到到10011001組成,依次組成,依次代表十進(jìn)制的代表十進(jìn)制的1 1到到9 9 。 如上表所

6、示,碼中如上表所示,碼中4 4位二進(jìn)制數(shù)從左到右依次代表位權(quán)位二進(jìn)制數(shù)從左到右依次代表位權(quán)8 8,位權(quán),位權(quán)4 4,位權(quán),位權(quán)2 2,位權(quán),位權(quán)1 1,因此稱為,因此稱為8421BCD8421BCD碼。其和十進(jìn)制之間的轉(zhuǎn)換過程如下:碼。其和十進(jìn)制之間的轉(zhuǎn)換過程如下: DBCD)5(01204180)0101(8421DBCD)9041()0000011001000001(8421 任務(wù)2 2 門電路的認(rèn)識和驗(yàn)證 數(shù)字電路的輸出信號和輸入信號之間是具有一定因果關(guān)系的,這種數(shù)字電路的輸出信號和輸入信號之間是具有一定因果關(guān)系的,這種信號間的因果關(guān)系稱為信號間的因果關(guān)系稱為邏輯關(guān)系邏輯關(guān)系,因此數(shù)字電

7、路又稱為,因此數(shù)字電路又稱為邏輯電路邏輯電路。邏輯。邏輯電路的基本單元有兩個(gè):門電路和觸發(fā)器。電路的基本單元有兩個(gè):門電路和觸發(fā)器。 邏輯電路中實(shí)現(xiàn)最基本邏輯關(guān)系的電路稱為邏輯電路中實(shí)現(xiàn)最基本邏輯關(guān)系的電路稱為邏輯門電路邏輯門電路,簡稱為,簡稱為門門電路電路。最基本的門電路有與門、或門、非門、與非門和或非門。最基本的門電路有與門、或門、非門、與非門和或非門。 1 1、與門、與門 與門與門是指能夠?qū)崿F(xiàn)與運(yùn)算的電路。只有決定事物結(jié)果的全部是指能夠?qū)崿F(xiàn)與運(yùn)算的電路。只有決定事物結(jié)果的全部條件同時(shí)具備時(shí),結(jié)果才發(fā)生,這種因果關(guān)系叫邏輯與,或者條件同時(shí)具備時(shí),結(jié)果才發(fā)生,這種因果關(guān)系叫邏輯與,或者叫邏輯

8、相乘叫邏輯相乘 。&ABYY=A B=AB設(shè)設(shè)0 0表示開關(guān)斷開以及燈不亮;表示開關(guān)斷開以及燈不亮;1 1表示開關(guān)閉合以及燈亮,則當(dāng)開關(guān)表示開關(guān)閉合以及燈亮,則當(dāng)開關(guān)A A與與B B均閉合時(shí),燈均閉合時(shí),燈Y Y才亮才亮 a) 與邏輯關(guān)系 b) 與邏輯真值表 邏輯關(guān)系是邏輯關(guān)系是“全全1 1出出1 1,有,有0 0出出0 0”。 2 2、或門、或門 或門或門是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。在決定事物結(jié)果的諸條件在決定事物結(jié)果的諸條件中只要有任何一個(gè)滿足,結(jié)果就會發(fā)生。這種因果關(guān)系中只要有任何一個(gè)滿足,結(jié)果就會發(fā)生。這種因果關(guān)系叫邏輯或,或者叫邏輯相加叫邏輯或,或者叫

9、邏輯相加 1ABYY=A+B 開關(guān)開關(guān)A與與B只要有一個(gè)閉合,燈只要有一個(gè)閉合,燈Y就亮就亮 a) 或邏輯關(guān)系 b) 或邏輯真值表 邏輯關(guān)系是邏輯關(guān)系是“全全1 1出出1 1,全,全0 0出出0 0”。 3 3、非門、非門 非門非門是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。是指能夠?qū)崿F(xiàn)或運(yùn)算的電路。只要條件具備了,結(jié)果便不會只要條件具備了,結(jié)果便不會發(fā)生;而條件不具備時(shí),結(jié)果一定發(fā)生。這種邏輯關(guān)系叫做邏輯非,發(fā)生;而條件不具備時(shí),結(jié)果一定發(fā)生。這種邏輯關(guān)系叫做邏輯非,也叫做邏輯求反也叫做邏輯求反 1AYY=A 當(dāng)開關(guān)當(dāng)開關(guān)A閉合,燈不亮閉合,燈不亮;當(dāng)開關(guān)當(dāng)開關(guān)A斷開,燈亮斷開,燈亮 a) 非邏輯關(guān)系 b)

10、非邏輯真值表 邏輯關(guān)系是邏輯關(guān)系是“是是1 1出出0 0,是,是0 0出出1 1”。 4 4、與非門、與非門 &ABYY1BY&AY=A B = AB 邏輯關(guān)系是邏輯關(guān)系是“全全1 1出出0 0,有,有0 0出出1 1”。ABY001011101110 4 4、或非門、或非門 邏輯關(guān)系是邏輯關(guān)系是“有有1 1出出0 0,全,全0 0出出1 1”。1ABYY1BY1AY=A+BABY001010100110任務(wù)三 觸發(fā)器的認(rèn)識和驗(yàn)證 在各種復(fù)雜的數(shù)字電路中,不僅需要對二值信號進(jìn)行算數(shù)運(yùn)算和邏在各種復(fù)雜的數(shù)字電路中,不僅需要對二值信號進(jìn)行算數(shù)運(yùn)算和邏輯運(yùn)算,還經(jīng)常需要將這些信號和計(jì)

11、算結(jié)果保存起來,供人們直接讀取輯運(yùn)算,還經(jīng)常需要將這些信號和計(jì)算結(jié)果保存起來,供人們直接讀取或應(yīng)用。為此,需要使用有記憶功能的基本邏輯單元。通常將能夠存儲或應(yīng)用。為此,需要使用有記憶功能的基本邏輯單元。通常將能夠存儲1位二值信號(即位二值信號(即0或者或者1)的基本單元電路統(tǒng)稱為觸發(fā)器。)的基本單元電路統(tǒng)稱為觸發(fā)器。 觸發(fā)器是時(shí)序邏輯電路中最基本的電路器件,它是由門電路合理連觸發(fā)器是時(shí)序邏輯電路中最基本的電路器件,它是由門電路合理連接而成的,它與組合邏輯電路不同之處為:具有接而成的,它與組合邏輯電路不同之處為:具有“記憶記憶”功能。功能。一一、觸發(fā)器的基本認(rèn)識觸發(fā)器的基本認(rèn)識 1 1、觸發(fā)器的

12、特點(diǎn)觸發(fā)器的特點(diǎn)u 具有兩個(gè)穩(wěn)定存在的狀態(tài),用來表示邏輯狀態(tài)的具有兩個(gè)穩(wěn)定存在的狀態(tài),用來表示邏輯狀態(tài)的0 0和和1 1,或二,或二進(jìn)制數(shù)進(jìn)制數(shù)0 0和和1 1。觸發(fā)器有兩個(gè)輸出端,分別用。觸發(fā)器有兩個(gè)輸出端,分別用 和和 表示。正常情況下,表示。正常情況下, 和和 總是互補(bǔ)的。總是互補(bǔ)的。u 在觸發(fā)信號的作用下,根據(jù)不同輸入信號可以把觸發(fā)器的輸在觸發(fā)信號的作用下,根據(jù)不同輸入信號可以把觸發(fā)器的輸出(出(Q Q )置成)置成0 0或或1 1狀態(tài),即在一定條件下輸出狀態(tài)是可以改變的。狀態(tài),即在一定條件下輸出狀態(tài)是可以改變的。u 輸入信號消失后,觸發(fā)器能把對它的影響保留下來,即具有輸入信號消失后,

13、觸發(fā)器能把對它的影響保留下來,即具有“記憶記憶”功能。功能。 2 2、觸發(fā)器現(xiàn)態(tài)、次態(tài)和時(shí)序的概念觸發(fā)器現(xiàn)態(tài)、次態(tài)和時(shí)序的概念 現(xiàn)態(tài)觸發(fā)信號輸入前,觸發(fā)器所處的狀態(tài),用現(xiàn)態(tài)觸發(fā)信號輸入前,觸發(fā)器所處的狀態(tài),用 表示表示 。 次態(tài)觸發(fā)信號輸入后,觸發(fā)器獲得的新狀態(tài),用次態(tài)觸發(fā)信號輸入后,觸發(fā)器獲得的新狀態(tài),用 表示。表示。 時(shí)序在輸入信號作用下,觸發(fā)器狀態(tài)更新和演化過程的時(shí)時(shí)序在輸入信號作用下,觸發(fā)器狀態(tài)更新和演化過程的時(shí)間序列。間序列。 按照電路的結(jié)構(gòu)分類按照電路的結(jié)構(gòu)分類:可以分為可以分為SRSR觸發(fā)器、同步觸發(fā)器(也稱為時(shí)鐘觸發(fā)器、同步觸發(fā)器(也稱為時(shí)鐘控制觸發(fā)器)、主從觸發(fā)器、維持阻塞觸

14、發(fā)器和邊沿觸發(fā)器。控制觸發(fā)器)、主從觸發(fā)器、維持阻塞觸發(fā)器和邊沿觸發(fā)器。按照觸發(fā)方式分類按照觸發(fā)方式分類:可以分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)可以分為電平觸發(fā)、脈沖觸發(fā)和邊沿觸發(fā)3 3種。種。按照邏輯功能分類按照邏輯功能分類:可以分為可以分為SRSR觸發(fā)器、觸發(fā)器、JKJK觸發(fā)器、觸發(fā)器、D D觸發(fā)器、觸發(fā)器、T T觸觸發(fā)器和發(fā)器和 觸發(fā)器觸發(fā)器5 5種。種。二二、觸發(fā)器的觸發(fā)器的分類分類 1 1、RSRS觸發(fā)器觸發(fā)器 (1)基本)基本RS觸發(fā)器觸發(fā)器 電路結(jié)構(gòu)和符號 功能分析功能分析 A. A. 當(dāng)當(dāng) 時(shí),由與非門的邏輯功能可知時(shí),由與非門的邏輯功能可知 輸入低電平,輸出輸入低電平,輸出 ,

15、 ,反饋到反饋到 的的輸入端,使輸入端,使 的輸入均為高電平,的輸入均為高電平, ,觸發(fā)器為,觸發(fā)器為1 1態(tài)。輸入端態(tài)。輸入端 稱為直稱為直接置接置1 1端,也稱直接置位端,低電平有效。端,也稱直接置位端,低電平有效。B. B. 當(dāng)當(dāng) 時(shí),同理可得時(shí),同理可得 、 ,觸發(fā)器為,觸發(fā)器為0 0態(tài)。輸入端態(tài)。輸入端 稱為直接置稱為直接置0 0端,端,也稱直接復(fù)位端,低電平有效。也稱直接復(fù)位端,低電平有效。C. C. 當(dāng)當(dāng) 時(shí),觸發(fā)器狀態(tài)維持不變。設(shè)原來觸發(fā)器的狀態(tài)為時(shí),觸發(fā)器狀態(tài)維持不變。設(shè)原來觸發(fā)器的狀態(tài)為 、 , 端端的低電平加到的低電平加到 的輸入端,使的輸入端,使 維持在維持在1 1態(tài);

16、該信號反饋到態(tài);該信號反饋到 的輸入端,的輸入端,則則 的輸入均為高電平,使的輸入均為高電平,使 維持在維持在0 0態(tài)。如原來觸發(fā)器的狀態(tài)為態(tài)。如原來觸發(fā)器的狀態(tài)為 、 ,觸發(fā)器仍保持原來的狀態(tài),這種保持原來狀態(tài)的功能就稱為記憶觸發(fā)器仍保持原來的狀態(tài),這種保持原來狀態(tài)的功能就稱為記憶功能。功能。D. D. 當(dāng)當(dāng) 時(shí),觸發(fā)器的兩個(gè)輸出端都為高電平,即時(shí),觸發(fā)器的兩個(gè)輸出端都為高電平,即 ,這違反了,這違反了 和和 狀狀態(tài)必須相反的原則。而且,當(dāng)態(tài)必須相反的原則。而且,當(dāng) 的低電平同時(shí)撤銷時(shí),由于兩個(gè)與的低電平同時(shí)撤銷時(shí),由于兩個(gè)與非門的平均延遲時(shí)間并不知道,觸發(fā)器恢復(fù)為非門的平均延遲時(shí)間并不知道

17、,觸發(fā)器恢復(fù)為0 0態(tài)還是態(tài)還是1 1態(tài)無法判定,態(tài)無法判定,因此在應(yīng)用時(shí),嚴(yán)格禁止在因此在應(yīng)用時(shí),嚴(yán)格禁止在 端同時(shí)加低電平信號端同時(shí)加低電平信號。輸 入輸出邏輯功能 QnQn+10 101置111 000置011 100保持110 00未定義禁用1SR基本基本RS觸發(fā)器真值表觸發(fā)器真值表 表中,表中, Qn Qn 為現(xiàn)態(tài);為現(xiàn)態(tài); Qn+1 Qn+1 為次態(tài)。因?yàn)榇螒B(tài)為次態(tài)。因?yàn)榇螒B(tài)Qn+1Qn+1的狀態(tài)不僅和觸的狀態(tài)不僅和觸發(fā)信號相關(guān),還和現(xiàn)態(tài)發(fā)信號相關(guān),還和現(xiàn)態(tài)QnQn相關(guān),所以相關(guān),所以QnQn也是真值表中的一個(gè)輸入變量。也是真值表中的一個(gè)輸入變量。 基本基本RSRS觸發(fā)器的邏輯功能

18、除了可用真值表表示,還能用特性方觸發(fā)器的邏輯功能除了可用真值表表示,還能用特性方程表示,特性方程是指次態(tài)程表示,特性方程是指次態(tài)Qn+1Qn+1的邏輯式,表述如下:的邏輯式,表述如下: 式中,式中, 稱為約束方程。稱為約束方程。(2 2)同步)同步RSRS觸發(fā)器觸發(fā)器因?yàn)闆]有時(shí)鐘控制端,因此多個(gè)基本觸發(fā)器工作時(shí),很難做到協(xié)因?yàn)闆]有時(shí)鐘控制端,因此多個(gè)基本觸發(fā)器工作時(shí),很難做到協(xié)調(diào)一致。為此,在基本調(diào)一致。為此,在基本RSRS觸發(fā)器的基礎(chǔ)上增加了控制電路和控制觸發(fā)器的基礎(chǔ)上增加了控制電路和控制信號,當(dāng)控制信號到來時(shí),觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn),具有這種特信號,當(dāng)控制信號到來時(shí),觸發(fā)器的狀態(tài)發(fā)生翻轉(zhuǎn),具

19、有這種特征的觸發(fā)器稱為同步觸發(fā)器或時(shí)鐘觸發(fā)器。征的觸發(fā)器稱為同步觸發(fā)器或時(shí)鐘觸發(fā)器。電路結(jié)構(gòu)和符號電路結(jié)構(gòu)和符號功能分析功能分析當(dāng)當(dāng)CP=0CP=0時(shí),時(shí), 的輸入為的輸入為1 1,觸發(fā)器的狀態(tài)保持不變;,觸發(fā)器的狀態(tài)保持不變;當(dāng)當(dāng)CP=1CP=1時(shí),時(shí), 的輸入分別為的輸入分別為 ,其功能和基本,其功能和基本RSRS觸發(fā)器一致,真值表觸發(fā)器一致,真值表如如下:下:CP=1邏輯功能 QnQn+11 001置110 100置010 000保持111 10未定義禁用1SR同步RS觸發(fā)器真值表特性方程: 2 2、邊沿、邊沿JKJK觸發(fā)器觸發(fā)器電路結(jié)構(gòu)和符號功能分析功能分析JKJK觸發(fā)器的特性方程:觸

20、發(fā)器的特性方程: 當(dāng)當(dāng)CPCP下降沿到來時(shí):下降沿到來時(shí):A. A. 若若J=K=0 J=K=0 ,則,則Qn+1=QnQn+1=Qn,觸發(fā)器保持狀態(tài)不變。,觸發(fā)器保持狀態(tài)不變。B. B. 若若J=0J=0、K=1 K=1 ,則,則Qn+1=0Qn+1=0,觸發(fā)器置,觸發(fā)器置0 0,K K端叫置端叫置0 0端。端。C. C. 若若J=1J=1、K=0 K=0 ,則,則Qn+1=1Qn+1=1,觸發(fā)器置,觸發(fā)器置1 1,J J端叫置端叫置1 1端。端。D. D. 若若J=K=1 J=K=1 ,則,則Qn+1=QnQn+1=Qn,觸發(fā)器翻轉(zhuǎn)。,觸發(fā)器翻轉(zhuǎn)。 邊沿邊沿JKJK觸發(fā)器觸發(fā)器真值表真值表

21、例例 已知下降沿觸發(fā)的已知下降沿觸發(fā)的JKJK觸發(fā)器的觸發(fā)器的CPCP和和J J、K K波形,畫出輸出端波形,畫出輸出端Q Q的波形。的波形。設(shè)設(shè)Q Q的初始狀態(tài)為的初始狀態(tài)為“0”“0”。解:先找出解:先找出CPCP的下降沿,再根據(jù)輸入信號的下降沿,再根據(jù)輸入信號J J、K K的值便可得到輸出的值便可得到輸出Q Q的波的波形,如形,如下下圖所示。圖所示。 引線端子排列與邏輯符號引線端子排列與邏輯符號 邊沿邊沿D D觸發(fā)器也有上升沿觸發(fā)型和下降沿觸發(fā)性兩種,其觸發(fā)器也有上升沿觸發(fā)型和下降沿觸發(fā)性兩種,其中上升沿觸發(fā)型用的最多,中上升沿觸發(fā)型用的最多,下下圖為雙上升沿觸發(fā)器圖為雙上升沿觸發(fā)器74

22、LS7474LS74的引的引線端子排列圖及邏輯符號。在芯片內(nèi)有兩個(gè)相同的線端子排列圖及邏輯符號。在芯片內(nèi)有兩個(gè)相同的D D觸發(fā)器,觸發(fā)器,每個(gè)都有數(shù)據(jù)輸入端每個(gè)都有數(shù)據(jù)輸入端D D,時(shí)鐘觸發(fā)端,時(shí)鐘觸發(fā)端CPCP、預(yù)置數(shù)據(jù)端、預(yù)置數(shù)據(jù)端 互補(bǔ)輸出互補(bǔ)輸出 。觸發(fā)器的符號如。觸發(fā)器的符號如 b)b)所示。所示。 3 3、邊沿、邊沿D D觸發(fā)器觸發(fā)器功能分析功能分析D D觸發(fā)器的特性方程:觸發(fā)器的特性方程: 當(dāng)當(dāng)CPCP上升沿到來時(shí):上升沿到來時(shí):A. A. 若若D=0 D=0 ,則,則 ,觸發(fā)器置,觸發(fā)器置0 0。B. B. 若若D=1 D=1 ,則,則 ,觸發(fā)器置,觸發(fā)器置1 1。所以,所以,

23、D D觸發(fā)器有置觸發(fā)器有置0 0和置和置1 1兩種功能,由此可得真值表。兩種功能,由此可得真值表。邊沿邊沿D D觸發(fā)器觸發(fā)器真值表真值表例例 已知上升沿觸發(fā)的已知上升沿觸發(fā)的D D觸發(fā)器的觸發(fā)器的CPCP脈沖和脈沖和D D波形,畫出輸出端波形,畫出輸出端Q Q的波形。設(shè)的波形。設(shè)Q Q的初始狀態(tài)為的初始狀態(tài)為“0”“0”。解解: 4 4、T T觸發(fā)器觸發(fā)器 T T觸發(fā)器觸發(fā)器 T T觸發(fā)器是指在時(shí)鐘脈沖觸發(fā)器是指在時(shí)鐘脈沖CPCP有效沿作用下,具有保持和翻轉(zhuǎn)功有效沿作用下,具有保持和翻轉(zhuǎn)功能的觸發(fā)器。能的觸發(fā)器。 T T觸發(fā)器無單獨(dú)的產(chǎn)品,一般用觸發(fā)器無單獨(dú)的產(chǎn)品,一般用JKJK觸發(fā)器或觸發(fā)器

24、或D D觸發(fā)器觸發(fā)器組成,如圖所示。組成,如圖所示。 a) JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的 T觸發(fā)器觸發(fā)器 b)D觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的T 觸發(fā)器觸發(fā)器T T觸發(fā)器的特性方程:觸發(fā)器的特性方程:T觸發(fā)器具有保持和翻轉(zhuǎn)功能,其真值表如下:觸發(fā)器具有保持和翻轉(zhuǎn)功能,其真值表如下: 觸發(fā)器觸發(fā)器觸發(fā)器是指在時(shí)鐘脈沖觸發(fā)器是指在時(shí)鐘脈沖CPCP有效沿作用下,只有翻轉(zhuǎn)功能的觸發(fā)有效沿作用下,只有翻轉(zhuǎn)功能的觸發(fā)器。器。 觸發(fā)器也無單獨(dú)的產(chǎn)品,一般用觸發(fā)器也無單獨(dú)的產(chǎn)品,一般用JKJK觸發(fā)器或觸發(fā)器或D D觸發(fā)器組成觸發(fā)器組成,如圖所示。如圖所示。 a) JK觸發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的 觸發(fā)器觸發(fā)器 b)D觸

25、發(fā)器構(gòu)成的觸發(fā)器構(gòu)成的 觸發(fā)器觸發(fā)器觸發(fā)器的特性方程:觸發(fā)器的特性方程:觸發(fā)器在每次觸發(fā)器在每次CPCP有效沿到來時(shí)都進(jìn)行一次翻轉(zhuǎn),其真值有效沿到來時(shí)都進(jìn)行一次翻轉(zhuǎn),其真值表如下表如下: 觸發(fā)器的應(yīng)用非常廣泛。比如計(jì)數(shù)器、寄存器,都是由觸發(fā)器構(gòu)觸發(fā)器的應(yīng)用非常廣泛。比如計(jì)數(shù)器、寄存器,都是由觸發(fā)器構(gòu)成;再比如單脈沖發(fā)生器、頻率變換電路以及搶答器。下面以搶答器成;再比如單脈沖發(fā)生器、頻率變換電路以及搶答器。下面以搶答器為例,介紹觸發(fā)器的應(yīng)用。為例,介紹觸發(fā)器的應(yīng)用。三、三、觸發(fā)器的觸發(fā)器的應(yīng)用應(yīng)用 上圖為上圖為4 4人用智力搶答器人用智力搶答器。該電路主要由四該電路主要由四D D觸發(fā)器、與非門、

26、觸發(fā)器、與非門、開關(guān)、電阻和發(fā)光二極管等元器件組成。其中開關(guān)、電阻和發(fā)光二極管等元器件組成。其中 K K1 1 ,K2K2,K K3 3,K K4 4為為搶答搶答人按鈕,人按鈕,S S 為主持人按鈕。為主持人按鈕。74LS17574LS175為四為四D D觸發(fā)器,其內(nèi)部有四個(gè)獨(dú)立的觸發(fā)器,其內(nèi)部有四個(gè)獨(dú)立的D D觸發(fā)器,輸入端分別為觸發(fā)器,輸入端分別為 D D1 1, D, D2 2, D, D3 3, D, D4 4, ,輸出分別是輸出分別是 Q Q1 1, Q, Q1 1, Q, Q2 2, Q, Q2 2, Q, Q3 3, Q, Q3 3, , Q Q4 4, Q, Q4 4, , 。

27、四個(gè)。四個(gè)D D觸發(fā)器具有共同的時(shí)鐘端和異步清零端(觸發(fā)器具有共同的時(shí)鐘端和異步清零端(R RD D )。顯示)。顯示部分由發(fā)光二極管實(shí)現(xiàn)。部分由發(fā)光二極管實(shí)現(xiàn)。 當(dāng)無人搶答時(shí),當(dāng)無人搶答時(shí), K K1 1 ,K2K2,K K3 3,K K4 4均為低電平,所以四個(gè)輸入信號均為低電平,所以四個(gè)輸入信號 D D1 1, D, D2 2, D, D3 3, D, D4 4, ,也均為低電平,在連續(xù)時(shí)鐘脈沖的作用下,也均為低電平,在連續(xù)時(shí)鐘脈沖的作用下,74LS17574LS175的輸?shù)妮敵龆顺龆?Q Q1 1, Q, Q2 2, Q, Q3 3, Q, Q4 4均為低電平,發(fā)光二極管不亮。均為低電

28、平,發(fā)光二極管不亮。假設(shè)假設(shè) K K1 1被按下,被按下, D D1 1變?yōu)楦唠娖剑跁r(shí)鐘脈沖的作用下變?yōu)楦唠娖剑跁r(shí)鐘脈沖的作用下Q Q1 1立即變?yōu)楦唠娏⒓醋優(yōu)楦唠娖剑瑢?yīng)的二極管發(fā)光。同時(shí),平,對應(yīng)的二極管發(fā)光。同時(shí), Q Q1 1 =0 =0,使與非門,使與非門1 1的輸出為的輸出為1 1,再經(jīng)過,再經(jīng)過與非門與非門2 2后,反相,輸出變?yōu)楹螅聪啵敵鲎優(yōu)? 0,而,而3 3的輸出恒等于的輸出恒等于4 41 1,此時(shí),此時(shí)74LS17574LS175的輸?shù)妮敵霾辉侔l(fā)生變化,其余搶答者的按鈕也不再起作用,從而出不再發(fā)生變化,其余搶答者的按鈕也不再起作用,從而1 1號選手獲得號選手獲得搶

29、答權(quán)。若要清零,則由主持人按搶答權(quán)。若要清零,則由主持人按S S按鈕,為下一次搶答做準(zhǔn)備。按鈕,為下一次搶答做準(zhǔn)備。任務(wù)四 計(jì)數(shù)器與寄存器的應(yīng)用 計(jì)數(shù)器是實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件,它不僅可用來記脈沖數(shù),而且計(jì)數(shù)器是實(shí)現(xiàn)計(jì)數(shù)功能的時(shí)序部件,它不僅可用來記脈沖數(shù),而且也常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其他特定的邏輯功也常用作數(shù)字系統(tǒng)的定時(shí)、分頻和執(zhí)行數(shù)字運(yùn)算以及其他特定的邏輯功能。能。 計(jì)數(shù)器的種類很多,按觸發(fā)器的翻轉(zhuǎn)是否同時(shí)進(jìn)行,可分為同步計(jì)計(jì)數(shù)器的種類很多,按觸發(fā)器的翻轉(zhuǎn)是否同時(shí)進(jìn)行,可分為同步計(jì)數(shù)器和異步計(jì)數(shù)器。其中同步計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來時(shí)各個(gè)數(shù)器和異步計(jì)數(shù)器。其中同步

30、計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來時(shí)各個(gè)觸發(fā)器的翻轉(zhuǎn)是同時(shí)進(jìn)行的,而異步計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來觸發(fā)器的翻轉(zhuǎn)是同時(shí)進(jìn)行的,而異步計(jì)數(shù)器是指在時(shí)鐘信號有效沿到來時(shí),各觸發(fā)器的翻轉(zhuǎn)有先有后,是異步的;按計(jì)數(shù)的進(jìn)制分有二進(jìn)制計(jì)時(shí),各觸發(fā)器的翻轉(zhuǎn)有先有后,是異步的;按計(jì)數(shù)的進(jìn)制分有二進(jìn)制計(jì)數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器;按計(jì)數(shù)時(shí)數(shù)字的增減分類,有數(shù)器、十進(jìn)制計(jì)數(shù)器和任意進(jìn)制計(jì)數(shù)器;按計(jì)數(shù)時(shí)數(shù)字的增減分類,有加法、減法和可逆計(jì)數(shù)器。加法、減法和可逆計(jì)數(shù)器。一一、計(jì)數(shù)器、計(jì)數(shù)器 異步二進(jìn)制加法計(jì)數(shù)器的電路圖如圖所示,它由三個(gè)上升沿觸發(fā)的異步二進(jìn)制加法計(jì)數(shù)器的電路圖如圖所示,它由三個(gè)上升沿觸發(fā)的D D

31、觸發(fā)器組成。每個(gè)觸發(fā)器接成觸發(fā)器組成。每個(gè)觸發(fā)器接成TT觸發(fā)器的結(jié)構(gòu),這樣,觸發(fā)脈沖到來觸發(fā)器的結(jié)構(gòu),這樣,觸發(fā)脈沖到來時(shí),觸發(fā)器狀態(tài)翻轉(zhuǎn)。最低位觸發(fā)器時(shí),觸發(fā)器狀態(tài)翻轉(zhuǎn)。最低位觸發(fā)器 由計(jì)數(shù)脈沖觸發(fā),其它各位觸發(fā)器由計(jì)數(shù)脈沖觸發(fā),其它各位觸發(fā)器由相鄰低位觸發(fā)器的輸出脈沖觸發(fā),因此各位觸發(fā)器的翻轉(zhuǎn)時(shí)刻是異步由相鄰低位觸發(fā)器的輸出脈沖觸發(fā),因此各位觸發(fā)器的翻轉(zhuǎn)時(shí)刻是異步的,計(jì)數(shù)器為異步計(jì)數(shù)器。的,計(jì)數(shù)器為異步計(jì)數(shù)器。 假設(shè)假設(shè)3 3個(gè)觸發(fā)器的初態(tài)均為個(gè)觸發(fā)器的初態(tài)均為0 0,由于外部計(jì)數(shù)器脈沖加于由于外部計(jì)數(shù)器脈沖加于FF FF 0 0的的CPCP端,端,所以每來一個(gè)計(jì)數(shù)計(jì)數(shù)脈沖上升沿,所以每來

32、一個(gè)計(jì)數(shù)計(jì)數(shù)脈沖上升沿, FF FF 0 0就翻轉(zhuǎn)一次,得就翻轉(zhuǎn)一次,得 Q Q0 0波形;而波形;而Q Q0 0 又作為又作為 FF FF 0 0的觸發(fā)脈沖,所以的觸發(fā)脈沖,所以 Q Q0 0每輸出一次脈沖上升沿,每輸出一次脈沖上升沿, FF FF 0 0就翻轉(zhuǎn)一就翻轉(zhuǎn)一次,得次,得 Q Q1 1的波形;以此類推,可得計(jì)數(shù)器的工作波形,如圖所示。的波形;以此類推,可得計(jì)數(shù)器的工作波形,如圖所示。由波形圖可知:由波形圖可知: 每個(gè)觸發(fā)器都是每輸入兩個(gè)觸發(fā)脈沖輸出一個(gè)脈沖,符合逢二進(jìn)一的每個(gè)觸發(fā)器都是每輸入兩個(gè)觸發(fā)脈沖輸出一個(gè)脈沖,符合逢二進(jìn)一的規(guī)律,因此計(jì)數(shù)器為二進(jìn)制計(jì)數(shù)器。規(guī)律,因此計(jì)數(shù)器為

33、二進(jìn)制計(jì)數(shù)器。 隨著計(jì)數(shù)脈沖的輸入,計(jì)數(shù)器按二進(jìn)制加法規(guī)則計(jì)數(shù)隨著計(jì)數(shù)脈沖的輸入,計(jì)數(shù)器按二進(jìn)制加法規(guī)則計(jì)數(shù)每經(jīng)過一級觸發(fā)器計(jì)數(shù)脈沖每經(jīng)過一級觸發(fā)器計(jì)數(shù)脈沖CPCP的頻率下降的頻率下降1/21/2,有分頻功能。,有分頻功能。 歸納可得計(jì)數(shù)器的分析方法:歸納可得計(jì)數(shù)器的分析方法: 分析各觸發(fā)器的翻轉(zhuǎn)條件。分析各觸發(fā)器的翻轉(zhuǎn)條件。 用波形圖(時(shí)序圖)或狀態(tài)圖記錄狀態(tài)轉(zhuǎn)換過程。用波形圖(時(shí)序圖)或狀態(tài)圖記錄狀態(tài)轉(zhuǎn)換過程。 根據(jù)波形圖或狀態(tài)圖歸納出計(jì)數(shù)器的功能。根據(jù)波形圖或狀態(tài)圖歸納出計(jì)數(shù)器的功能。 具有存放數(shù)碼功能的邏輯電路稱為寄存器。具有存放數(shù)碼功能的邏輯電路稱為寄存器。1 1數(shù)碼寄存器。數(shù)碼寄存

34、器。 數(shù)碼寄存器也稱為鎖存器,是存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器數(shù)碼寄存器也稱為鎖存器,是存放二進(jìn)制數(shù)碼的電路。由于觸發(fā)器具有記憶功能,因而它是數(shù)碼寄存器的基本組成單元。現(xiàn)以集成具有記憶功能,因而它是數(shù)碼寄存器的基本組成單元。現(xiàn)以集成4 4位數(shù)碼位數(shù)碼寄存器寄存器76LS17576LS175為例來理解數(shù)碼寄存器的電路結(jié)構(gòu)和功能。為例來理解數(shù)碼寄存器的電路結(jié)構(gòu)和功能。 下下圖所示為圖所示為4 4位數(shù)碼寄存器位數(shù)碼寄存器74LS17574LS175的邏輯電路圖,其內(nèi)部由的邏輯電路圖,其內(nèi)部由4 4個(gè)上升個(gè)上升沿沿D D觸發(fā)器組成,觸發(fā)器組成, D D3 3DD0 0為并行輸入數(shù)碼端,為并行輸入數(shù)碼

35、端,CPCP為寄存脈沖控制端,為寄存脈沖控制端,R RD D 為電路清零端,為電路清零端, Q Q3 3QQ0 0為并行輸出數(shù)碼端。為并行輸出數(shù)碼端。二二、寄存器、寄存器4 4位數(shù)碼寄存器具有如下功能:位數(shù)碼寄存器具有如下功能:清零。在清零。在R RD D 加低電平清零信號,寄存器中加低電平清零信號,寄存器中原存放的內(nèi)容被清除,原存放的內(nèi)容被清除, Q Q3 3 Q Q2 2Q Q1 1 Q Q0 0=0=0。寄存數(shù)據(jù)。寄存數(shù)據(jù)。 R RD D=1=1時(shí)時(shí),將數(shù)據(jù)加到輸入端,將數(shù)據(jù)加到輸入端,CPCP上升沿到來時(shí),數(shù)據(jù)被存入。上升沿到來時(shí),數(shù)據(jù)被存入。 Q Q3 3 Q Q2 2Q Q1 1

36、Q Q0 0 = D= D3 3 D D2 2D D1 1 D D0 0保持。在保持。在R RD D=1=1 ,CP=0CP=0時(shí),即清零信號和寄時(shí),即清零信號和寄存脈沖不起作用時(shí),寄存器中的數(shù)碼保持不存脈沖不起作用時(shí),寄存器中的數(shù)碼保持不變,此時(shí)從輸出端變,此時(shí)從輸出端 Q Q3 3 Q Q2 2Q Q1 1 Q Q0 0可并行輸出寄存可并行輸出寄存器的數(shù)碼。因?yàn)閿?shù)碼的輸入、輸出方式都是器的數(shù)碼。因?yàn)閿?shù)碼的輸入、輸出方式都是并行工作方式,故又稱為并行輸入、并行輸并行工作方式,故又稱為并行輸入、并行輸出寄存器。出寄存器。2 2移位移位寄存器。寄存器。 移位寄存器不僅能寄存數(shù)碼,還有移位的功能。

37、所謂移位,就是每移位寄存器不僅能寄存數(shù)碼,還有移位的功能。所謂移位,就是每來一個(gè)移位脈沖,寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。來一個(gè)移位脈沖,寄存器中所寄存的數(shù)據(jù)就向左或向右順序移動一位。按照移位的功能不同,有單向移位寄存器和雙向移位寄存器。兩種移位按照移位的功能不同,有單向移位寄存器和雙向移位寄存器。兩種移位寄存器的分析方法是相似的,下面以單向移位寄存器為例進(jìn)行分析。寄存器的分析方法是相似的,下面以單向移位寄存器為例進(jìn)行分析。下下圖為由圖為由4 4個(gè)個(gè)D D觸發(fā)器組成的觸發(fā)器組成的4 4位右移寄存器,這位右移寄存器,這4 4個(gè)觸發(fā)器低位的輸出接個(gè)觸發(fā)器低位的輸出接至相鄰高位的至相鄰

38、高位的D D輸入端,共用一個(gè)移位脈沖信號,數(shù)碼由輸入端,共用一個(gè)移位脈沖信號,數(shù)碼由 FFFF0 0的的D D端串行端串行輸入。輸入。 設(shè)寄存器的初始狀態(tài)為零,即設(shè)寄存器的初始狀態(tài)為零,即 Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =0000=0000,寄存的數(shù)碼為寄存的數(shù)碼為D Di i =1101=1101。在第一個(gè)移位脈沖上升沿到來時(shí),寄存器的狀態(tài)右移一位,數(shù)在第一個(gè)移位脈沖上升沿到來時(shí),寄存器的狀態(tài)右移一位,數(shù)碼碼 的最高位的最高位1 1存入存入FFFF0 0 ,寄存器的狀態(tài)為,寄存器的狀態(tài)為 Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =1000 =1000 ;

39、第二個(gè)移;第二個(gè)移位脈沖上升沿到來時(shí),寄存器的狀態(tài)再右移一位,數(shù)碼位脈沖上升沿到來時(shí),寄存器的狀態(tài)再右移一位,數(shù)碼D Di i 的次高位的次高位1 1存存入入FFFF0 0 , FF FF0 0 原來的狀態(tài)移至相鄰的原來的狀態(tài)移至相鄰的FFFF1 1 ,寄存器的狀態(tài)變?yōu)椋拇嫫鞯臓顟B(tài)變?yōu)?Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =1100 =1100 ;依次類推,第四個(gè)脈沖上升沿到來時(shí),數(shù)碼;依次類推,第四個(gè)脈沖上升沿到來時(shí),數(shù)碼 D Di i的最低位的最低位1 1存入存入FFFF0 0 ,寄存器的狀態(tài)為,寄存器的狀態(tài)為Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 =11

40、01 =1101 。這時(shí),。這時(shí), Q Q0 0 Q Q1 1Q Q2 2 Q Q3 3 可從可從寄存器的寄存器的 端并行輸出寄存器的端并行輸出寄存器的4 4位數(shù)碼。如果再經(jīng)過位數(shù)碼。如果再經(jīng)過4 4個(gè)脈沖,則所存?zhèn)€脈沖,則所存的數(shù)碼的數(shù)碼11011101逐位從逐位從 Q Q3 3 端串行輸出端串行輸出。任務(wù)五 555 555定時(shí)器及其應(yīng)用 一一、555555定時(shí)器的結(jié)構(gòu)及工作原理定時(shí)器的結(jié)構(gòu)及工作原理 a)電路 b)引腳排線圖 CB555定時(shí)器1. 1. 結(jié)構(gòu)組成結(jié)構(gòu)組成CB555CB555定時(shí)器的結(jié)構(gòu)組成如下:定時(shí)器的結(jié)構(gòu)組成如下:(1 1)分壓器:由三個(gè)等值電阻構(gòu)成)分壓器:由三個(gè)等值電

41、阻構(gòu)成(2 2)比較器:由電壓比較器)比較器:由電壓比較器 構(gòu)成構(gòu)成(3 3)基本)基本RSRS觸發(fā)器:由與非門交叉連接組成觸發(fā)器:由與非門交叉連接組成(4 4)與非門、晶體管)與非門、晶體管VTVT、反相器、反相器2. 2. 功能分析功能分析 555 555 定時(shí)器的功能主要由兩個(gè)比較器決定。兩個(gè)比較器的輸出電壓控定時(shí)器的功能主要由兩個(gè)比較器決定。兩個(gè)比較器的輸出電壓控制制 RS RS 觸發(fā)器和晶體管的狀態(tài)。圖中,兩個(gè)比較器觸發(fā)器和晶體管的狀態(tài)。圖中,兩個(gè)比較器 C C1 1 ,C C2 2的參考電壓的參考電壓 U UR1R1 ,U UR2R2由電源由電源 U UCCCC經(jīng)過三個(gè)經(jīng)過三個(gè)5K

42、5K 的電阻分壓而得。在的電阻分壓而得。在5 5端不接電壓時(shí),加在端不接電壓時(shí),加在 C C1 1同相端的參考電壓同相端的參考電壓 U UR1R1 =2/3 U=2/3 UCCCC, ,加在加在 C C1 1同相端的參考電壓同相端的參考電壓 U UR2R2 =1/3 =1/3 U UCC CC 。如果在。如果在5 5端外接固定電壓端外接固定電壓 U UCOCO, ,則參考電壓由外接電壓決定:則參考電壓由外接電壓決定: U UR1R1 = = U UCOCO, , U UR2R2 =1/2U=1/2UC0C0 。在在6 6端和端和2 2端分別加外加電壓端分別加外加電壓 u uI1 I1 , u, uI2I2則:則:二、二、555555定時(shí)器的應(yīng)用定時(shí)器的應(yīng)用1. 1.555555定時(shí)器構(gòu)成的施密特觸發(fā)器

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論